## **BEST AVAILABLE COPY**

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平7-302175

(43)公開日 平成7年(1995)11月14日


(51) Int.Cl. <sup>6</sup> G 0 6 F 3/08 3/06 12/16	酸別記号 H 305 C 320 A	庁内整理番号 7608-5B	FI			技術表示箇所	
G 1 1 C 16/06						_	
			G11C 審査請求		309 請求項の数13	_	(全 31 頁)
(21)出願番号	特顧平6-95125		(71)出願人				
(22)出願日	平成6年(1994)5月9日			株式会社 神奈川県	「果之 【川崎市幸区堀川	町72番	<b>}</b> 抽
,,	, ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,		(72)発明者				
				東京都青梅市末広町2丁目9番地 株式会 社東芝青梅工場内 数 唐曲			
			(72)発明者				
			(12) 75 911	東京都青梅市末広町2丁目9番地 株式会			
				社東芝青	梅工場内		
			(72)発明者	稲垣 孝史			
					「梅市末広町27 「梅木坦中	「目9番	計地 株式会
			(74)代理人		所梅工場内 鈴江 武彦		
			(12)14374	) 1 - da - da			

#### (54) 【発明の名称】 半導体ディスク装置

#### (57)【要約】

【目的】フラッシュEEPROMの記憶データの信頼性の向上を図る。

【構成】ECC演算回路21は、プロセッサ14によってデータバッファ131から256バイト単位で転送されるデータ列を演算し、そのデータ列に対応するECCを生成する。256バイトのデータ列には生成されたECCが付加されて、フラッシュEEPROMのデータレジスタ112に転送される。このため、たとえフラッシュEEPROMの複数ページそれぞれの同一ピット位置に不良セルが発生しても、ECC演算の対象となるデータ列に含まれる不良セルは1つだけとなる。したがって、データ回復能力の高い複雑なECC演算式を利用することなく通常の簡単なECC演算によってエラー検出および訂正を行うことが可能となり、記憶信頼性が高く、且つ高速アクセスが可能な半導体ディスク装置10が実現される。



#### 【特許請求の範囲】

【請求項1】 データ記憶領域および冗長領域を各々が含む複数のページを有するメモリセルアレイと、1ページ分のデータを保持するデータレジスタとを有し、データレジスタとメモリセルアレイ間のデータ転送がページ単位で実行されるフラッシュEEPROMを内蔵し、ホスト装置からのディスクアクセス要求に応じて前記フラッシュEEPROMをアクセスする半導体ディスク装置において、

前記ホスト装置から転送されるライトデータおよび前記 10 フラッシュEEPROMから読み出されたリードデータ を格納するデータバッファと、

前記ホスト装置からのライト要求に応答して、前記フラッシュEEPROMをライトアクセスするライトアクセス手段とを具備し、

このライトアクセス手段は、

前記データバッファに格納されているライトデータを前 記各ページのデータ記憶領域のサイズに相当するデータ 列単位で演算して、データ列毎に誤り訂正符号を生成す る誤り訂正符号生成手段と、

前記データ列およびそれに対応する誤り訂正符号が同一ページのデータ記憶領域および冗長領域に書き込まれるように、データ列毎にそれに対応する誤り訂正符号を付加して前記フラッシュEEPROMのデータレジスタに転送する手段とを含むことを特徴とする半導体ティスク装置。

【請求項2】 前記ホスト装置からのリード要求に応答して、前記フラッシュEEPROMをリードアクセスするリードアクセス手段をさらに具備し、

このリードアクセス手段は、

前記フラッシュEEPROMから読み出される各ページの誤り訂正符号を演算して、各ページのデータ列毎に誤り検出および訂正を実行する誤り訂正符号演算手段を含むことを特徴とする請求項1記載の半導体ディスク装置。

【請求項3】 前記ホスト装置から指定される不良セクタを示す不良セクタ情報を、その不良セクタに対応するページの冗長領域に書き込む手段をさらに具備することを特徴とする請求項1記載の半導体ディスク装置。

【請求項4】 前記ホスト装置から指定されるECCエ 40 ラー発生セクタを示すエラー情報を、そのエラー発生セクタに対応するページの冗長領域に書き込む手段をさらに具備することを特徴とする請求項1記載の半導体ディスク装置。

【請求項5】 前記ホスト装置によって実行されるプログラムが格納されたROMをさらに具備し、

前記ホスト装置からの所定番地のリード要求に応答して 前記ROMから前記ホスト装置にプログラムが転送され るように構成されていることを特徴とする請求項1記載 の半導体ディスク装置。 【請求項6】 データ記憶領域および冗長領域を各々が合む複数のページを有するメモリセルアレイと、1ページ分のデータを保持するデータレジスタとを有し、データレジスタとメモリセルアレイ間のデータ転送がページ単位で実行されるフラッシュEEPROMを内蔵し、ホスト装置からのディスクアクセス要求に応じて前記フラ

2

ッシュEEPROMをアクセスする半導体ディスク装置 において、

マイクロプロセッサと、

前記ホスト装置から転送されるライトデータおよび前記 フラッシュEEPROMから読み出されたリードデータ を格納するデータパッファと、

前記マイクロプロセッサによって制御され、前記フラッシュEEPROMをリード/ライトアクセスするフラッシュメモリインタフェース回路と、

前記マイクロプロセッサによってリード/ライト可能な I/Oレジスタ群とを具備し、

前記フラッシュメモリインタフェース回路は、

前記マイクロプロセッサによって前記データバッファか 20 ら前記各ページのデータ記憶領域のサイズに相当するデータ列単位で読み出されるライトデータを演算して、データ列毎に誤り訂正符号を生成する誤り訂正符号生成回路と、

前記データ列およびそれに対応する誤り訂正符号が同一ページのデータ記憶領域および冗長領域に書き込まれるように、データ列毎にそれに対応する誤り訂正符号を付加して前記フラッシュEEPROMのデータレジスタに転送するライトデータ転送回路と、

前記フラッシュEEPROMのデータレジスタから読み 30 出されるリードデータから前記データ記憶領域に格納されていたデータ列を取り出して前記データパッファに転送するリードデータ転送回路と、

前記リードデータに含まれる誤り訂正符号を利用して前記リードデータの誤り検出を実行し、その検出結果を前記 I / O レジスタにセットする誤り訂正符号チェック回路とを含み、

前記マイクロプロセッサは、

前記 I / Oレジスタにセットされた演算結果に従って、 前記データパッファに転送されたリードデータの誤り訂 正を実行することを特徴とする半導体ディスク装置。

【請求項7】 データ記憶領域および冗長領域を各々が 含む複数のページをそれぞれ有する複数のプロックを含み、各プロックの所定ページの冗長領域にそのプロック の書換回数を示す書換回数情報が格納されるメモリセル アレイと、1ページ分のデータを保持するデータレジス タとを有し、データレジスタとメモリセルアレイ間のデータ転送がページ単位で実行され、消去動作がプロック 単位で実行されるフラッシュEEPROMを内蔵し、ホスト装置からのディスクアクセス要求に応じて前記フラッシュEEPROMをアクセスする半導体ディスク装置

であって、

前記ホスト装置から転送されるライトデータおよび前記 フラッシュEEPROMから読み出されたリードデータ を格納するデータバッファと、

前記ホスト装置からのライト要求に応答して、前記フラッシュEEPROMをライトアクセスするライトアクセス手段とを具備し、

このライトアクセス手段は、

前記ライト要求によって指定されるライト対象プロック 内の前記所定ページから曹換回数情報を読み出し、その 10 曹換回数情報の値を更新する手段と、

前記所定ページに書き込むべきライトデータに前記更新された書換回数情報を付加してページデータを生成し、前記ライトデータおよび前記更新された書換回数情報が前記所定ページのデータ記憶領域および冗長領域に格納されるように、前記ページデータを前記フラッシュEEPROMのデータレジスタに転送する手段とを具備することを特徴とする半導体ディスク装置。

【請求項8】 データ記憶領域および冗長領域を各々が含む複数のページをそれぞれ有する複数のプロックを含 20 み、各プロックの所定ページの冗長領域にそのプロックの書換回数を示す書換回数情報が格納されるメモリセルアレイと、1ページ分のデータを保持するデータレジスタとを有し、外部からのコマンドに応答して、プロック単位で記憶内容を消去する消去動作、メモリセルアレイにページ単位でデータを書込むライト動作、およびメモリセルアレイからページ単位でデータを読み出すリード動作を実行するフラッシュEEPROMを内蔵し、ホスト装置からのディスクアクセス要求に応じて前記フラッシュEEPROMをアクセスする半導体ディスク装置に 30 おいて、

前記ホスト装置から転送されるライトデータおよび前記 フラッシュEEPROMから読み出されたリードデータ を格納するデータバッファと、

前記ホスト装置からのライト要求に応答して、前記フラッシュEEPROMをライトアクセスするライトアクセス手段とを具備し、

このライトアクセス手段は、

リードコマンドを発行して前記フラッシュEEPROM をリード動作モードに設定し、前記ライト要求によって 40 指定されたライト対象プロック内の前記所定ページから 書換回数情報を読み出し、その書換回数情報の値を更新する手段と、

ライト対象プロック内にライトアクセス対象外のページが存在する際、そのライトアクセス対象外のページに格納されているデータを前記データバッファ上に読み出し、その読み出したデータのデータバッファ上のアドレスと前記データバッファに格納されているライトデータのアドレスとに基づいて前記ライト対象のプロックに書き込むべき1プロック分のプロックデータを構成するデ50

ータそれぞれのデータバッファ上の格納位置を示すアドレス情報を保持するヘッダテーブルを生成する手段と、イレーズコマンドを発行して前記フラッシュ E E P R O Mを消去動作モードに設定し、前記ライト対象プロックの記憶内容を消去する手段と、

前記ヘッダテーブルのアドレス情報を参照して、前記データパッファから前記所定ページに書き込むべきライトデータを読み出し、そのライトデータに前記更新された書換回数情報を付加してページデータを生成し、前記ライトデータおよび前記更新された書換回数情報が前記所定ページのデータ記憶領域および冗長領域に格納されるように、前記ページデータを前記フラッシュEEPROMのデータレジスタに転送する手段と、

前記ヘッダテーブルのアドレス情報を参照して、前記データパッファから前記所定ページ以外に書き込むべきライトデータを順次読み出し、それを前記フラッシュEEPROMのデータレジスタに転送する手段とを含むことを特徴とする半導体ディスク装置。

【請求項9】 データ記憶領域および冗長領域を各々が含む複数のページをそれぞれ有する複数のプロックを含み、各プロックの所定ページの冗長領域にそのプロックの書換回数を示す書換回数情報が格納されるメモリセルアレイと、1ページ分のデータを保持するデータレジスタとを有し、外部からのコマンドに応答して、プロック単位で記憶内容を消去する消去動作、メモリセルアレイにページ単位でデータを書込むライト動作、およびメモリセルアレイからページ単位でデータを読み出すリード動作を実行するフラッシュEEPROMを内蔵し、ホスト装置からのディスクアクセス要求に応じて前記フラッシュEEPROMをアクセスする半導体ディスク装置において

前記ホスト装置から転送されるライトデータおよび前記 フラッシュEEPROMから読み出されたリードデータ を格納するデータバッファと、

前記ホスト装置からのライト要求に応答して、前記フラッシュEEPROMをライトアクセスするライトアクセス手段とを具備し、

このライトアクセス手段は、

リードコマンドを発行して前記フラッシュEEPROM をリード動作モードに設定し、前記ライト要求によって 指定されたライト対象プロック内の前記所定ページから 書換回数情報を読み出し、その書換回数情報の値を更新 する手段と、

ライト対象プロック内にライトアクセス対象外のページ が存在する際、そのライトアクセス対象外のページに格 納されているデータを前記データバッファ上に読み出 し、その読み出したデータの前記データバッファ上のア ドレスと前記データバッファに格納されているライトデ ータの前記データバッファ上のアドレスとに基づいて前 記ライト対象のプロックに書き込むべき1プロック分の

20

5

プロックデータを構成するデータそれぞれのデータバッファ上の格納位置を示すアドレス情報を保持するヘッダ テーブルを生成する手段と、

イレーズコマンドを発行して前記フラッシュEEPRO Mを消去動作モードに設定し、前記ライト対象プロック の記憶内容を消去する手段と、

前記ヘッダテーブルのアドレス情報を参照して、前記データバッファから前記プロックデータを前記データ記憶 領域のサイズに相当するデータ列単位で順次読み出す手 段と.

前記データバッファから読み出されるデータ列毎に誤り 訂正符号を生成する誤り訂正符号生成手段と、

前記所定ページに書き込むべきデータ列にそのデータ列に対応する誤り訂正符号、および前記更新された書換回数情報を付加してページデータを生成し、前記データ列が前記所定ページのデータ記憶領域、前記更新された書換回数情報および誤り訂正符号が前記所定ページの冗長領域に書き込まれるように、前記生成したページデータを前記フラッシュEEPROMのデータレジスタに転送する手段と、

前記所定ページ以外の他のページ毎に、そのページに書き込むべきデータ列にそのデータ列に対応する誤り訂正符号を付加してページデータを生成し、前記データ列および誤り訂正符号が各ページのデータ記憶領域および冗長領域に書き込まれるように、前記生成したページデータを前記フラッシュEEPROMのデータレジスタに転送する手段とを含むことを特徴とする半導体ディスク装置。

【請求項10】 データ記憶領域および冗長領域を各々 が含む複数のページをそれぞれ有する複数のプロックを 30 含み、各プロックの書換回数を示す書換回数データの上 位ピット部から構成される第1の書換回数データが所定 プロックに格納され、各プロックの所定ページの冗長領 域にそのプロックに対応する書換回数データの下位ビッ ト部から構成される第2の書換回数データが格納される メモリセルアレイと、1ページ分のデータを保持するデ ータレジスタとを有し、外部からのコマンドに応答し て、プロック単位で記憶内容を消去する消去動作、メモ リセルアレイにページ単位でデータを書込むライト動 作、およびメモリセルアレイからページ単位でデータを 40 読み出すリード動作を実行するフラッシュEEPROM を内蔵し、ホスト装置からのディスクアクセス要求に応 じて前記フラッシュEEPROMをアクセスする半導体 ディスク装置において、

前記ホスト装置から転送されるライトデータおよび前記 フラッシュEEPROMから読み出されたリードデータ を格納するデータバッファと、

リードコマンドを発行して前記フラッシュEEPROM をリード動作モードに設定して前記所定プロックから第 1の書換回数データを読み出し、その第1の書換回数デ 50 6
一夕に従って前記フラッシュEEPROMの書換回数をプロック毎に管理する書換回数管理手段と、

前記ホスト装置からのライト要求に応答して、前記フラッシュEEPROMをライトアクセスするライトアクセス手段とを具備し、

このライトアクセス手段は、

リードコマンドを発行して前記フラッシュEEPROM をリード動作モードに設定し、前記ライト要求によって 指定されたライト対象ブロック内の前記所定ページから 第2の書換回数データを読み出し、その第2の書換回数 データの値を更新する手段と、

ライト対象プロック内におけるライトアクセス対象外のページに格納されているデータを前記データバッファ上に読み出し、その読み出したデータのデータバッファ上のアドレスと前記データバッファに格納されているライトデータのアドレスとに基づいて前記ライト対象のプロックに書き込むべき1プロック分のプロックデータを構成するデータそれぞれのデータバッファ上の格納位置を示すアドレス情報を保持するヘッダテーブルを生成する手段と、

イレーズコマンドを発行して前記フラッシュEEPRO Mを消去動作モードに設定し、前記ライト対象プロック の記憶内容を消去する手段と、

前記へッダテーブルのアドレス情報を参照して、前記データバッファからページ単位で前記プロックデータを読み出して前記フラッシュEEPROMのデータレジスタに転送する手段とを含み、

前記書換回数管理手段は、前記第2の書換回数データの 更新によってその第2の書換回数データから前記第1の 書換回数データへの桁上がりが発生した際、前記ライト 対象プロックに対応する第1の書換回数データの値を更 新する手段とを含むことを特徴とする半導体ディスク装 置。

【請求項11】 前記書換回数管理手段は、

前記ライト対象プロックの第1の書換回数データの値が 更新された際、そのライト対象プロックとの書換回数の 差が所定値以上に達するプロックをスワッピング先プロ ックとして決定する手段と、

前記ライト対象プロックと前記スワッピング先プロック のプロックアドレスおよび記憶内容を互いに入れ替える スワッピング手段とをさらに具備することを特徴とする 請求項10記載の半導体ディスク装置。

【請求項12】 前記複数プロックの所定ページの冗長 領域には、前記第2の書換回数データの初期値として、 それぞれ離散的な値が格納されていることを特徴とする 請求項11記載の半導体ディスク装置。

【請求項13】 前記所定プロックには、前記複数プロックの中で最小の第1の書換回数データの値を示す最小書換回数情報と、前記第1の書換回数データの値に応じてスワッピング先プロックの優先順位を示す優先順位情

報とを保持するスワッピングテーブルが格納されてお n.

#### 前記書換回数管理手段は、

前記ライト対象プロックの第1の書換回数データの値が 更新された際、そのライト対象プロックの書換回数と前 記スワッピングテーブルの最小書換回数情報の示す値と を比較し、その書換回数の差が所定値以上か否かを判定 する手段と、

**書換回数の差が所定値以上の時、前記スワッピングテー** ブルの前記優先順位情報を参照して最優先度のスワッピ 10 ング先プロックを決定し、前記ライト対象プロックと前 記最優先度のスワッピング先プロックとのプロックアド レスおよび記憶内容を互いに入れ替えるスワッピング手 段とをさらに具備することを特徴とする請求項10記載 の半導体ディスク装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は半導体ディスク装置に 関し、特にデータ記憶領域および冗長領域を各々が含む 複数のページ領域を有するフラッシュEEPROMを内 20 **蔵し、ホスト装置からのディスクアクセス要求に応じて** 前記フラッシュEEPROMをアクセスする半導体ディ スク装置に関する。

[0002]

【従来の技術】従来のワークステーションやパーソナル コンピュータ等の情報処理装置の多くは、2次記憶装置 として磁気ディスク装置を用いていた。磁気ディスク装 置は、記録の信頼性が高い、ビット単価が安いなどの利 点がある反面、装置のサイズが大きい、物理的な衝撃に 弱いなどの欠点を持つ。

【0003】そこで、近年、装置のサイズが小さく物理 的な衝撃にも強い半導体ディスク装置に注目が集まって いる。半導体ディスク装置とは、電気的に一括消去が可 能な不揮発性の半導体メモリであるフラッシュEEPR OMを、従来の磁気ディスク装置などと同様にパーソナ ルコンピュータなどの2次記憶装置として用いるもので ある。この半導体ディスク装置には、磁気ディスク装置 の磁気ヘッドや回転ディスクのような機械的な可動部分 を含まないため、物理的な衝撃による誤動作や故障が発 生しにくい。また、装置としてのサイズも小さくなる等 *40* の利点がある。

【0004】ところで、通常、半導体ディスク装置にお いては、ECC演算機能が設けられており、フラッシュ EEPROMに書き込まれるデータには、そのデータ内 容に対応するECCが生成されて付加される。このEC C演算機能を利用することにより、フラッシュEEPR OMに書き込まれるデータの信頼性を高める事ができ

【0005】ECC演算機能機能を持つ従来の半導体デ

図21に示す

従来では、ホスト装置によるディスクアクセス単位であ るセクタ毎にECCが生成される。このため、図21に 示されているように、512パイトのサイズを持つセク タデータがフラッシュEEPROMの2ページに亙って 格納される場合には、そのセクタデータに後続する位置 にECCが格納されている。セクタデータがフラッシュ EEPROMの何ページに亙って格納されるかはフラッ シュEEPROMの物理的サイズによって決定される が、現在開発されている最もサイズの大きい16Mビッ トのフラッシュEEPROMを使用した場合には、51 2パイトのセクタデータは、図示のように、フラッシュ EEPROM1の2ページに亙って格納されることにな る。

8

【0006】この場合、その2ページに亙るセクタデー タが演算されてECCが生成される。この生成されたE CCは、セクタデータに後続して第2ページ目に格納さ

【0007】しかしながら、このようなデータ格納形式 を使用した従来の半導体ディスク装置においては、フラ ッシュEEPROMがもつ以下のようなエラー発生特性 を考慮すると、データ記憶の信頼性が低下される等の不 具合が生じる。

【0008】すなわち、フラッシュEEPROMを初め とする半導体メモリにおいては、ある特定のメモリセル だけでなく、同一ビット線に接続される複数個のメモリ セルに同時に不良が発生するというエラーモードが存在 する。このエラーモードは、例えば、ピット線の不良 や、ビット線とセルとの間のコンタクト不良などによっ て引き起こされる。

【0009】このようなエラーモードが発生した場合、 図21に示されているように、フラッシュEEPROM の複数ページそれぞれの同一ビット位置に不良セルが発 生される。この場合、従来の半導体ディスク装置におい ては、ECC演算の対象となるデータ列に図示のように 2個所エラーが発生されることになる。

【0010】一般に、ECCを利用したエラー検出およ び訂正では、エラーが1箇所の場合はそのエラーの検出 および訂正を容易に行うことができるが、2箇所以上の エラーについてはその検出および訂正が困難となる。こ のようなエラーに対応するためには、データ回復能力の 高い複雑なECC演算式が必要とされる。

【0011】しかし、ECC演算式を複雑にすると、半 導体ディスク装置の構成が複雑化されると共に、そのデ ータライト時のECCの生成およびデータリード時のE CCチェック演算に多くの時間を要するため半導体ディ スク装置のアクセス速度が低下されるという欠点が引き 起こされる。

【0012】また、従来の半導体ディスク装置では、E ィスク装置で採用されている典型的なデータ格納形式を 50 CCの生成、ECCチェック演算だけでなく、その演算

*30* 

結果に基づくエラー検出およびエラー訂正処理も全てハードウェアによって実行されていた。このため、そのハードウェアを実現するためのゲート数が増大したり、ハードウェアの複雑化によって結果的にリード/ライト速度が低下されるといった問題があった。

【0013】さらに、従来の半導体ディスク装置では、フラッシュEEPROMの各プロックの書き換え回数は、そのフラッシュEEPROMの特定のプロックに格納された書換回数情報によって一括管理されている。このため、フラッシュEEPROMにデータを書き込む際には、データ書き込みのためのライトアクセスと書換回数情報を更新するためのライトアクセスとの2回のライトアクセスが必要とされる。したがって、データ書き込みに要する時間が長くなると共に、書換回数情報を記憶しているプロックに対するライトアクセスの回数が他のプロックに比べて突出して多くなり、これによってフラッシュEEPROMの寿命が短くなる問題があった。

#### [0014]

【発明が解決しようとする課題】従来の半導体ディスク装置では、フラッシュEEPROMの物理的構造が十分に考慮されていなかった。このため、ECC演算機能を設けても、十分な記憶信頼性を得る事ができなかった。また、書き換え回数情報が特定のプロックに集中して格納されているので、そのプロックの書き換え回数だけが増大し、これによってフラッシュEEPROMの寿命が短くなる欠点があった。

【0015】この発明はこのような点に鑑みてなされたもので、フラッシュEEPROMの各ページの冗長領域を有効利用してECCや書換回数情報を管理できるようにし、十分な記憶データの信頼性およびフラッシュEE 30 PROMの高寿命化を実現することができる半導体ディスク装置を提供することを目的とする。

#### [0016]

【課題を解決するための手段および作用】請求項1に係 る発明は、データ記憶領域および冗長領域を各々が含む 複数のページを有するメモリセルアレイと、1ページ分 のデータを保持するデータレジスタとを有し、データレ ジスタとメモリセルアレイ間のデータ転送がページ単位 で実行されるフラッシュEEPROMを内蔵し、ホスト 装置からのディスクアクセス要求に応じて前記フラッシ ュEEPROMをアクセスする半導体ディスク装置にお いて、前記ホスト装置から転送されるライトデータおよ び前記フラッシュEEPROMから読み出されたリード データを格納するデータバッファと、前記ホスト装置か らのライト要求に応答して、前記フラッシュEEPRO Mをライトアクセスするライトアクセス手段とを具備 し、このライトアクセス手段は、前記データパッファに 格納されているライトデータを前記各ページのデータ記 憶領域のサイズに相当するデータ列単位で演算して、デ ータ列毎に誤り訂正符号を生成する誤り訂正符号生成手 50 段と、前記データ列およびそれに対応する誤り訂正符号が同一ページのデータ記憶領域および冗長領域に書き込まれるように、データ列毎にそれに対応する誤り訂正符号を付加して前記フラッシュEEPROMのデータレジ

スタに転送する手段とを含むことを特徴とする。

10

【0017】この半導体ディスク装置においては、フラッシュEEPROMのページ毎に誤り訂正符号が生成され、その誤り訂正符号が各ページの冗長領域に書き込まれる。このため、たとえフラッシュEEPROMの複数ページそれぞれの同一ピット位置に不良セルが発生しても、誤り訂正符号の演算対象となるデータ列に含まれる不良セルは1つだけとなる。したがって、データ回復能力の高い複雑なECC演算式を利用することなく通常の簡単なECC演算によってエラー検出および訂正を行うことが可能となり、記憶信頼性が高く、且つ高速アクセスが可能な半導体ディスク装置が実現される。

【0018】また、請求項3および請求項4に係る発明では、それぞれ誤り訂正符号だけでなく、ホスト装置から指定される不良セクタ情報やエラー情報も冗長領域に書き込む事を特徴とする。

【0019】これによって、不良セクタ情報やエラー情報を集中管理する必要がなくなるので、それら情報を格納するための専用領域を設ける必要がなくなり、フラッシュEEPROMのデータ記憶領域をユーザデータの格納のために有効利用する事ができる。

【0020】また、請求項5に係る発明は、請求項1の構成に加え、前記ホスト装置によって実行されるプログラムが格納されたROMを具備しており、前記ホスト装置からの所定番地のリード要求に応答して前記ROMから前記ホスト装置にプログラムが転送されるように構成されていることを特徴とする。

【0021】この半導体ディスク装置においては、フラッシュEEPROMの他に、アプリケーションプログラムやオペレーティングシステムなどのプログラムが格納されたROMが設けられており、このROMのプログラムは、ホスト装置から所定番地のリード要求が発行された時に読み出される。アプリケーションプログラムなどのプログラムは書換が発生しないので、そのプログラムを比較的安価なROMに格納しておく事により、高価なフラッシュEEPROMのデータ記憶領域をユーザデータの格納に有効利用する事ができる。

【0022】また、請求項6に係る発明は、データ記憶 領域および冗長領域を各々が含む複数のページを有する メモリセルアレイと、1ページ分のデータを保持するデ ータレジスタとを有し、データレジスタとメモリセルア レイ間のデータ転送がページ単位で実行されるフラッシュEEPROMを内蔵し、ホスト装置からのディスクア クセス要求に応じて前記フラッシュEEPROMをアク セスする半導体ディスク装置において、マイクロプロセ ッサと、前記ホスト装置から転送されるライトデータお よび前記フラッシュEEPROMから読み出されたリー ドデータを格納するデータバッファと、前記マイクロプ ロセッサによって制御され、前記フラッシュEEPRO Mをリード/ライトアクセスするフラッシュメモリイン タフェース回路と、前記マイクロプロセッサによってリ ード/ライト可能なI/Oレジスタ群とを具備し、前記 フラッシュメモリインタフェース回路は、前記マイクロ プロセッサによって前記データバッファから前記各ペー ジのデータ記憶領域のサイズに相当するデータ列単位で 読み出されるライトデータを演算して、データ列毎に誤 10 り訂正符号を生成する誤り訂正符号生成回路と、前記デ ータ列およびそれに対応する誤り訂正符号が同一ページ のデータ記憶領域および冗長領域に書き込まれるよう に、データ列毎にそれに対応する誤り訂正符号を付加し て前記フラッシュEEPROMのデータレジスタに転送 するライトデータ転送回路と、前記フラッシュEEPR OMのデータレジスタから読み出されるリードデータか ら前記データ記憶領域に格納されていたデータ列を取り 出して前記データパッファに転送するリードデータ転送 回路と、前記リードデータに含まれる誤り訂正符号を利 用して前記リードデータの誤り検出を実行し、その検出 結果を前記 I /Oレジスタにセットする誤り訂正符号チ ェック回路とを含み、前記マイクロプロセッサは、前記 I/Oレジスタにセットされた演算結果に従って、前記 データバッファに転送されたリードデータの誤り訂正を

【0023】この半導体ディスク装置においては、フラッシュメモリインタフェース回路のハードウェアロジックによって誤り訂正符号の生成および誤り検出のためのチェックが行なわれ、また、マイクロプロセッサによっ 30 て実行されるファームウェアによって、リードデータの誤り訂正が行われる。したがって、ファームウェアとハードウェアとによって効率的に負荷分散がなされ、ECCの生成、エラー検出のためのECCチェック演算、エラー訂正を全てハードウェアによって実行する場合よりも、ハードウェアの構成を簡単化できる。

実行することを特徴とする。

【0024】また、請求項7に係る発明は、データ記憶 領域および冗長領域を各々が含む複数のページをそれぞれ有する複数のプロックを含み、各プロックの所定ページの冗長領域にそのプロックの書換回数を示す書換回数 40 情報が格納されるメモリセルアレイと、1ページ分のデータを保持するデータレジスタとを有し、データレジスタとメモリセルアレイ間のデータ転送がページ単位で実行され、消去動作がプロック単位で実行されるフラッシュEEPROMを内蔵し、ホスト装置からのディスクアクセス要求に応じて前記フラッシュEEPROMをアクセスする半導体ディスク装置であって、前記ホスト装置から転送されるライトデータおよび前記フラッシュEEPROMから読み出されたリードデータを格納するデータバッファと、前記ホスト装置からのライト要求に応答 50

12

して、前記フラッシュEEPROMをライトアクセスするライトアクセス手段とを具備し、このライトアクセス手段は、前記ライト要求によって指定されるライト対象プロック内の前記所定ページから書換回数情報を読み出し、その書換回数情報の値を更新する手段と、前記所定ページに書き込むべきライトデータに前記更新された書換回数情報を付加してページデータを生成し、前記ライトデータおよび前記更新された書換回数情報が前記所定ページのデータ記憶領域および冗長領域に格納されるように、前記ページデータを前記フラッシュEEPROMのデータレジスタに転送する手段とを具備することを特徴とする。

【0025】この半導体ディスク装置においては、各プロックの所定ページの冗長領域にそのプロックに対応する書換回数情報が格納されており、ライト対象プロックに対するデータ書込みの際に、そのライト対象プロックの書換回数情報の値が更新される。その更新された書換回数情報は、所定ページに書き込むべきライトデータに付加されてフラッシュEEPROMのデータレジスタに転送される。このように、各プロック内で書換回数情報が管理されているので、書換回数情報を特定の領域で集中管理する必要がなくなる。このため、書換回数情報を更新するためのライトアクセスによって特定領域の書換回数が突出して増大するという問題の発生を防止できる。また、同一プロックに対するライトアクセスだけで、データ書込みと書換回数情報の更新が行う事ができ、結果的にライトアクセス性能の向上を図る事ができる。

【0026】また、請求項8に係る発明は、データ記憶 領域および冗長領域を各々が含む複数のページをそれぞ れ有する複数のプロックを含み、各プロックの所定ペー ジの冗長領域にそのプロックの書換回数を示す書換回数 情報が格納されるメモリセルアレイと、1ページ分のデ ータを保持するデータレジスタとを有し、外部からのコ マンドに応答して、プロック単位で記憶内容を消去する 消去動作、メモリセルアレイにページ単位でデータを書 込むライト動作、およびメモリセルアレイからページ単 位でデータを読み出すリード動作を実行するフラッシュ EEPROMを内蔵し、ホスト装置からのディスクアク セス要求に応じて前記フラッシュEEPROMをアクセ スする半導体ディスク装置において、前記ホスト装置か ら転送されるライトデータおよび前記フラッシュEEP ROMから読み出されたリードデータを格納するデータ パッファと、前記ホスト装置からのライト要求に応答し て、前記フラッシュEEPROMをライトアクセスする ライトアクセス手段とを具備し、このライトアクセス手 段は、リードコマンドを発行して前記フラッシュEEP ROMをリード動作モードに設定し、前記ライト要求に よって指定されたライト対象プロック内の前配所定ペー ジから書換回数情報を読み出し、その書換回数情報の値

を更新する手段と、ライト対象プロック内にライトアク セス対象外のページが存在する際、そのライトアクセス 対象外のページに格納されているデータを前記データバ ッファ上に読み出し、その読み出したデータのデータバ ッファ上のアドレスと前記データバッファに格納されて いるライトデータのアドレスとに基づいて前記ライト対 象のプロックに書き込むべき1プロック分のプロックデ ータを構成するデータそれぞれのデータバッファ上の格 納位置を示すアドレス情報を保持するヘッダテーブルを 生成する手段と、イレーズコマンドを発行して前記フラ 10 ッシュEEPROMを消去動作モードに設定し、前記ラ イト対象プロックの記憶内容を消去する手段と、前記へ ッダテーブルのアドレス情報を参照して、前記データバ ッファから前記所定ページに書き込むべきライトデータ を読み出し、そのライトデータに前記更新された書換回 数情報を付加してページデータを生成し、前記ライトデ ータおよび前記更新された書換回数情報が前記所定ペー ジのデータ記憶領域および冗長領域に格納されるよう に、前記ページデータを前記フラッシュEEPROMの データレジスタに転送する手段と、前記ヘッダテーブル のアドレス情報を参照して、前記データパッファから前 記所定ページ以外に書き込むべきライトデータを順次読 み出し、それを前記フラッシュEEPROMのデータレ ジスタに転送する手段とを含むことを特徴とする。

【0027】この半導体ディスク装置においては、ライ ト対象プロック内でライトアクセス対象外のページが存 在する場合には、ライトアクセス対象外のページに格納 されているいわゆる巻き添え消去データが読み出され、 その巻き添え消去データとホストからのライトデータそ れぞれのアドレスに基づいてヘッダテーブルが生成され 30 る。ヘッダテープルが生成されると、ライト対象プロッ クの記憶内容が消去された後、ヘッダテーブルのアドレ ス情報に従ってプロックデータがデータパッファからペ ージ単位でデータレジスタに転送され、フラッシュEE PROM内で書込み動作が実行される。このデータ転送 において、所定ページに書き込むべきデータについては **書換回数情報が付加されて転送される。このため、請求** 項7の半導体ディスク装置と同様に、同一プロックに対 するライトアクセスだけで、データ書込みと書換回数情 報の更新が行う事ができ、結果的にライトアクセス性能 の向上を図る事ができる。また、1プロック分のプロッ クデータの格納位置を示すアドレス情報を保持するヘッ ダテーブルが生成されるので、このヘッダテーブルを参 照する事により、巻き添え消去データとライトデータと を区別すること無く、データパッファからフラッシュE EPROMへのデータ転送処理を行う事ができる。

【0028】また、請求項9の発明は、請求項8の構成 に加え、請求項1の誤り訂正符号生成および演算機能を 備えた構成であり、各プロックの所定ページの冗長領域 14

ページの冗長領域には誤り訂正符号が格納される。この 半導体ディスク装置においては、冗長領域をより有効に 利用する事が可能となる。

【0029】また、請求項10の発明は、請求項7の構 成において、各プロックの書換回数情報をその上位ビッ ト部と下位ピット部に別けて管理し、上位ピット部から 構成される第1の書換回数データを所定のプロック内に 集中して格納し、下位ピット部から構成される第2の書 換回数データをプロック毎に所定ページの冗長領域に分 散して格納する構成である。

【0030】この半導体ディスク装置においては、冗長 領域に格納されるのは書換回数情報の下位ピットデータ だけであるので、冗長領域の使用領域を低減できる。ま た、下位ピットデータは書換が発生する度に更新する必 要があるが、この更新は、書換対象プロックに対するデ ータ書込みのためのライトアクセスと同時に実行される ので、請求項7の半導体ディスク装置と同様に、データ 書込みのためのライトアクセスと書換回数情報の更新の ためのライトアクセスとを別個に行う必要もない。ま た、書換回数情報の上位ピット部のデータは所定プロッ クに集中して格納されているので、全てのプロックから 順に書換回数情報を読み出すことなく、1つのプロック からのデータ読み出しだけで全てのブロックの書換回数 を管理する事ができる。

【0031】また、請求項11の発明は、請求項10の 書換回数管理手段に書換回数の平準化を行うためのスワ ッピング手段を設けたものである。この半導体ディスク 装置においては、書換回数情報の下位ビット部のデータ に桁上がりが発生した際に、平準化のためのプロック入 れ替えを行うか否かが検討される。ライト対象プロック との書換回数の差が所定値以上に達するプロックが存在 する場合には、そのプロックがスワッピング先プロック として決定され、そのプロックとライト対象プロックと の間でアドレスおよび記憶内容が互いに入れ替えられ る。このように、書換回数情報の下位ピット部データの 桁上がりを条件に平準化のためのプロック入れ替えを行 うか否かが検討されるので、各プロックの書換回数を常 時監視する必要がなくなり、書換回数の管理が簡単にな る。

【0032】また、請求項12の発明は、ディスク製造 時や出荷時などにおける第2の書換回数データの初期値 として、プロック毎にそれぞれ離散的な値を格納したも のである。これによって、桁上がりが発生する時期がプ ロック毎にずれるので、複数のブロックに対する書換が 連続して発生しても、桁上りに起因するスワッピングの 検討処理およびスワッピング処理が集中して発生するこ とを防止する事ができる。

【0033】また、請求項13の発明においては、フッ シュEEPROMの所定プロックには、第1の書換回数 には、書換回数情報と誤り訂正符号が格納され、他の各 50 データに加えて、スワッピングテーブルが格納されてい

る。このスワッピングテーブルには、第1の書換回数データの値に応じてスワッピング先ブロックの優先順位を示す優先順位情報が保持されている。したがって、第1の書換回数データをソーティングすること無く、スワッピング先ブロックを容易に特定する事が可能となる。

[0034]

【実施例】以下、図面を参照してこの発明の実施例を説明する。

【0035】図1には、この発明の一実施例に係わる半 導体ディスク装置の構成が示されている。この半導体デ 10 ィスク装置10は、ハードディスク装置の代替としてパ ーソナルコンピュータなどのホストシステムに接続され て使用されるものであり、ホストシステム(ファイルシ ステム、磁気ディスク装置用のドライバ)からのディス クアクセス要求をフラッシュEEPROMに対するアク セス要求にエミュレートして、半導体ディスク装置10 内蔵のフラッシュEEPROMをアクセスする。この半 導体ディスク装置10には、最大16個のフラッシュE EPROMチップを搭載することが可能である。これら フラッシュEEPROMは、それぞれICソケットを介 20 して半導体ディスク装置10の回路基盤に着脱自在に実 装される。図1においては、16個のNAND型フラッ シュEEPROM11-1~11-16が搭載されてい る状態が示されている。半導体ディスク装置10には、 さらに、コントローラ12、およびRAM13が設けら れている。

【0036】フラッシュEEPROM11-1~11-16は、この半導体ディスク装置10の記録媒体として使用されるものであり、ハードディスク装置の磁気記録媒体に相当する。これらフラッシュEEPROM11-301~11-16はNANDメモリバス14を介してコントローラ12に接続されている。NANDメモリバス14には、8ビット幅のデータバス、および各フラッシュEEPROMの制御信号端子に接続される各種制御信号線が定義されている。I/Oデータバスおよび各種制御信号線は、それぞれフラッシュEEPROM11-1~11-16のデータ入出力端子I/O、および制御信号入力端子CONT(コマンドラッチイネーブル端子CLE、アドレスラッチイネーブル端子ALE、ライトイネーブル端子WE、リードイネーブル端子REなどを含む)に共通接続されている。

【0037】さらに、フラッシュEEPROM11-1~11-6とコントローラ12の間には、チップセレクト信号(CS1~CS8)線、およびReady/Busy信号線(R/B1~R/B16)がそれぞれチップ毎に独立して配設されている。

【0038】 これらフラッシュ $EEPROM11-1\sim$  11-6はそれぞれ16MピットのNAND型EEPR OMであり、図2に示されているように、メモリセルア レイ111とデータレジスタ112を備えている。メモ 50

16

リセルアレイ111は、8K行×264列×8ビットのビット構成を有し、512個のプロックを有している。データ消去はこのプロック単位で実行することができる。各プロックは16ページ(行)から構成されており、各ページは、256パイトのデータ記憶領域と8パイトの冗長領域を備えている。データの書込みと読み出しは、256+8パイトのデータレジスタ112を介してページ単位で実行される。この半導体ディスク装置においては、各ページの冗長領域はECCや書換回数データの格納に利用される。

【0039】フラッシュEEPROM11-1~11-6はそれぞれライトモード、リードモード、消去モードなどの動作モードを有しており、これら動作モードはコントローラ12からのコマンドによって指定される。

【0040】リードモードにおいては、メモリセルアレイ111からデータレジスタ112へのページ単位のデータ転送(ページリード)がフラッシュEEPROM内部で自動実行される。このデータ転送期間中はReady/Busy信号線はBusy状態に設定され、これによってページリード動作中であることがコントローラ12に通知される。データレジスタ112に転送された1ページ分のデータは、入出力端子I/O0~I/O7から8ピット単位でシリアルに読み出される。1ページ分のデータのシリアルリードが終了すると、次のページのページリードが自動的に実行される。

【0041】ライトモードにおいては、データレジスタ 112からメモリセルアレイ111へのページ単位のデータ転送 (ページライト)がフラッシュEEPROM内部で自動実行される。このデータ転送期間中はRead y/Busy信号線はBusy状態に設定され、これによってページライト動作中であることがコントローラ12に通知される。

【0042】消去モードにおいては、コントローラから のコマンドによって指定された任意のプロックの記憶内 容が一括消去される。

【0043】半導体ディスク装置10においては、これらフラッシュEEPROM11-1~11-6の制御のための処理の殆どはファームウェアによって制御される。ハードウェアによって実行されるのは、フラッシュEEPROMへのデータ書込みの際のECC生成と、フラッシュEEPROMからのデータ読み出しの際のECCチェックである。

【0044】次に、半導体ディスク装置10のディスクコントローラ12の構成を説明する。

【0045】ディスクコントローラ12は1個のLSIによって実現されており、そのLSIチップには、図1に示されているように、マイクロプロセッサ(MPU)14、プロセッサバスインタフェース15、ROM16、外部パスインタフェース17、パッファメモリコントローラ18、およびNANDバスインタフェース19

が集積形成されている。

【0046】マイクロプロセッサ14は、ROM16に 格納されたファームウェアを実行してこの半導体ディス ク装置10全体の動作を制御するものであり、パーソナ ルコンピュータのCPU1から送られるディスクアクセ スのためのホストアドレスを、フラッシュEEPROM 11-1~11-16をアクセスするためのメモリアド レスに変換するアドレス変換処理、フラッシュEEPR OM11-1~11-16をリード/ライトアクセスす るためのアクセス制御処理、フラッシュEEPROM1 1-1~11-6それぞれのデータ書換回数の管理、お よびデータ書換回数を平準化するためのスワッピング処 理の制御などを行う。

【0047】ROM16には、マイクロプロセッサ14 によって実行されるファームウェア、およびパーソナル コンピュータのCPU1によって実行されるオペレーテ ィングシステムやアプリケーションプログラムなどの各 種プログラムが格納されている。オペレーティングシス テムやアプリケーションプログラムはROM16内でフ ァイルとして管理されており、それらプログラムはCP U1から半導体ディスク装置10に対して発行される読 み出し要求に応じてROM16から読み出され、そして パーソナルコンピュータのメインメモリ3にロードされ る。

【0048】ROM16およびフラッシュEEPROM 11-1~11-16には、連続するディスクアドレス がマッピングされており、ROM16もディスク装置1 0の記憶媒体の一部として利用される。このため、RO M16に格納されているオペレーティングシステムやア プリケーションプログラムの読み出しは、CPU1から の読み出し要求が、ある特定の番地を指定している時に のみ実行され、その他の番地を指定している時はフラッ シュEEPROM11-1~11-16に対するリード アクセスが行われる。

【0049】外部パスインタフェース17は、IDEや PCMCIA仕様に準拠したインタフェースであり、パ ーソナルコンピュータのシステムパス2に接続される。 外部パスインタフェース17には、CPU1との通信の ための I / Oレジスタ群が設けられている。レジスタ群 には、セクタナンパレジスタ171、セクタカウントレ ジスタ172、データレジスタ173、シリンダレジス タ174、ドライプ/ヘッドレジスタ175、コマンド レジスタ176、ステータスレジスタ177などが含ま れている。これらレジスタは、マイクロプロセッサ14 およびパーソナルコンピュータのCPU1によってそれ ぞれリード/ライト可能である。

【0050】セクタナンバレジスタ171には、アクセ ス先頭位置を指定するセクタ番号がCPU1によってラ イトされる。セクタカウントレジスタ172には、リー ド/ライト対象のセクタ数がCPU1によってライトさ 50 対するデータのリード/ライトを行うためのレジスタで

18

れる。データレジスタ173には、CPU1から供給さ れるライトデータまたは半導体ディスク装置10から読 み出されるリードデータが設定される。シリンダレジス タ174には、リード/ライト対象のシリンダ番号がC PU1によってライトされる。ドライブ/ヘッドレジス タ175には、リード/ライト対象のドライブ番号、お よびヘッド番号がCPU1によってライトされる。コマ ンドレジスタ176には、半導体ディスク装置10の動 作を指定するリードコマンドやライトコマンド等がCP U1によってライトされる。ステータスレジスタ177 には、CPU1に通知すべき半導体ディスク装置10の 各種ステータスがセットされる。

【0051】パッファメモリコントローラ18は、RA M13をアクセス制御するためのものであり、システム パス2とRAM13間のデータ転送などを行う。データ 転送には、システムバス2とRAM13間のデータ転送 の他、RAM13とフラッシュEEPROM11-1~ 11-16間のデータ転送がある。後者のデータ転送 は、マイクロプロセッサ14によるムープストリング命 20 令の実行によって行われる。

【0052】NANDバスインタフェース19は、マイ クロプロセッサ14の制御の下にフラッシュEEPRO M11-1~11-16をアクセス制御するハードウェ アロジックであり、フラッシュEEPROM11-1~ 11-16との間のデータ転送、およびフラッシュEE PROMとの間の各種制御信号の授受を行う。このNA NDパスインタフェース19には、マイクロプロセッサ 14によってリード/ライト可能な I/Oレジスタ群 2 0と、ECC演算回路21が設けられている。ECC演 算回路21は、ECC生成のための演算およびECCチ エックのための演算を行う。

【0053】 I/Oレジスタ群20には、図3に示され ているように、NANDチップナンバレジスタ201、 NANDデータリード/ライトレジスタ202、NAN Dチップイネーブル制御レジスタ203、NANDコマ ンドラッチイネーブル制御レジスタ204、NANDア ドレスラッチイネーブル制御レジスタ205、ECCス タート制御レジスタ206、ECCレディー/ビジース テータスレジスタ207、LWCレジスタ208、6個 のECCデータジスタ209~214、および16個の NANDチップレディー/ビジーステータスレジスタ2 15-1~215-16などが含まれている。

【0054】NANDチップナンバレジスタ201は、 どのNAND型フラッシュEEPROMに対して処理を 実行するかを選択するためのレジスタであり、アクセス 対象のNAND型フラッシュEEPROMのチップ番号 を示す値がプロセッサ14によってセットされる。

【0055】NANDデータリード/ライトレジスタ2 02は、データバスを介してフラッシュEEPROMに あり、フラッシュEEPROMに対するコマンドの発 行、アドレスの発行、ステータスデータのリードなどに 使用される。

【0056】NANDチップイネーブル制御レジスタ203は、フラッシュEEPROMのチップイネーブル端子CEを制御するためのレジスタであり、チップセレクト信号の発生/非発生を示すフラグがプロセッサ14によってセットされる。ビット0にフラグ"1"がセットされると、NANDパスインタフェース19は、NANDチップナンバレジスタ201によって選択されたフラ10ッシュEEPROMのチップイネーブル端子CEをアクティブにするためのチップセレクト信号(CS)を発生する。

【0057】NANDコマンドラッチイネーブル制御レジスタ204は、フラッシュEEPROMのコマンドラッチイネーブル端子CLEを制御するためのレジスタであり、コマンドラッチイネルーブル端子CLEをアクティブにするか否かを指定するフラグがプロセッサ14によってセットされる。ビット0にフラグ"1"がセットされると、フラッシュEEPROMのコマンドラッチイネーブル端子CLEがNANDパスインタフェース19によってアクティブに設定される。これにより、データパスにコマンドが発行されたことが、フラッシュEEPROMに対して通知される。

【0058】NANDアドレスラッチイネーブル制御レジスタ205は、フラッシュEEPROMのアドレスラッチイネーブル端子ALEを制御するためのレジスタであり、アドレスラッチイネルーブル端子ALEをアクイブにするか否かを指定するフラグがプロセッサ14によってセットされる。ビット0にフラグ"1"がセットされると、フラッシュEEPROMのアドレスラッチイネーブル端子ALEがNANDバスインタフェース19によってアクティブに設定される。これにより、データバスにアドレスが発行されたことが、フラッシュEEPROMに対して通知される。

【0059】ECCスタート制御レジスタ206は、ECC演算の実行開始を制御するためのレジスタであり、RAM13とフラッシュEEPROM11-1~11-16との間のデータ転送を開始する前に、ECC演算の実行開始を指定するフラグがプロセッサ14によってセットされる。フラッシュEEPROMからRAM13へのデータ転送を行う時は、ビット0に"1"がセットされる。この場合、ECC演算回路21は、フラッシュEEPROMから読み出されるデータについてECCチェックを行う。RAM13からフラッシュEEPROMへのデータ転送を行う時は、ビット0に"0"がセットされる。この場合、ECC演算回路21は、RAM13から転送されるデータについてECCの生成を行う。

【0060】ECCレディー/ビジーステータスレジス PROMがレディー状態であるかビジー状態であるかを タ207は、ECC演算回路21によるECC演算(E 50 示すフラグがNANDインタフェース19によってセッ

20

CC生成またはECCチェック)が実行中か否かを示すステータスレジスタである。NANDバスインタフェース19は、ECC演算実行中であればピット0に"1"のフラグをセットし、ECC演算の実行が終了すると、ピット0に"0"のフラグをセットする。プロセッサ14は、RAM13とフラッシュEEPROM11-1~11-16との間における256バイトのデータ転送終了後にレジスタ207のフラグを参照してECC演算処理の終了の有無を調べ、そして終了を確認すると、次の256バイトのデータ転送処理を開始する。

【0061】LWCレジスタ208には、フラッシュEEPROMの8バイトの冗長領域の先頭の2バイトに格納すべきデータ、例えば、書換回数データの下位ピットであるLWC (Low Wite Count)データがセットされる。この場合、RAM13からフラッシュEEPROMへのデータ転送においては、そのデータ転送に先立って、転送先となるフラッシュEEPROMのライト対象プロックに対応したLWCデータがファームウェアによってセットされる。フラッシュEEPROMからRAM13へのデータ転送においては、フラッシュEEPROMからRAM13へのデータ転送においては、フラッシュEEPROMからRAM1が3へのデータ転送においては、フラッシュEEPROMから読み出されるデータ列からLWCデータがNANDバスインタフェース19によって取り出され、それがセットされる。

【0062】 ECCデータレジスタ209~214は、 6パイトのECCデータを保持するためのレジスタ群で ある。RAM13からフラッシュEEPROMへのデー 夕転送時は、256パイトのライトデータに対応する6 バイトのECCデータがECC演算回路21によって生 成され、その生成されたECCデータがECCデータレ ジスタ209~214にセットされる。フラッシュEE PROMからRAM13へのデータ転送時は、ECC演 算回路21によって実行されるECCチェック演算の結 果がレジスタ209~214にセットされる。このEC Cチェック演算は、エラー検出を行うために実行され る。このECCチェック演算においては、256パイト のリードデータに対応する6パイトのECCデータが再 度生成され、その6パイトのECCデータとフラッシュ EEPROMから実際に読み出された6パイトのECC データとの比較がバイト単位で行われる。一致すれば "0"、不一致であれば"1"が対応するレジスタのビ ット0にセットされる。したがって、エラーが発生して なければ、ECCデータレジスタ209~214のビッ ト0にセットされる値は全て"0"となる。

【0063】NANDチップレディー/ビジーステータスレジスタ215-1~215-16は、16個のフラッシュEEPROM11-1~11-16それぞれのレディー/ビジーステータスを保持するレジスタ群であり、各レジスタのビット0には対応するフラッシュEEPROMがレディー状態であるかビジー状態であるかを示すフラグがNANDインタフェース19によってセッ

トされる。レディー状態ならばフラグ"1"が、ビジー状態であれはフラグ"0"がセットされる。レディー状態であるかビジー状態であるかは、フラッシュEEPR OM11-1~11-16からそれぞれ独立して入力されるレディー/ビジー信号(R/B1~R/B16)によってチップ毎に判定される。

【0064】図1のRAM13はダイナミックRAMから構成されており、その記憶領域の一部はパーソナルコンピュータのCPU1から転送されるライトデータ、およびフラッシュEEPROM11-1~11-16から 10 読み出されるリードデータを保持するデータバッファ131として使用される。また、RAM13は、マイクロプロセッサ14の作業領域として使用され、ここには、ホストアドレスをメモリアドレスに変換するためのアドレス変換テーブル132、フラッシュEEPROMに書き込むべき1プロック分のプロックデータの格納位置を管理するヘッダテーブル133、フラッシュEEPROM11-1~11-16の書換回数をプロック単位で管理するための書換回数管理テーブル134などが格納される。 20

【0065】次に、図4を参照して、マイクロプロセッサ14によって管理される半導体ディスク装置10内のメモリマップについて説明する。

【0066】マイクロプロセッサ14が管理するメモリアドレス空間には、図示のように、RAM領域、NANDメモリデータ領域、アプリケーションROM(APL-ROM)領域、およびファームウェアROM(FW-ROM)領域がマッピングされている。

【0067】RAM領域はRAM13をアクセスするためのメモリアドレス空間であり、ここにはデータバッフ 30 r131などが割り当てられている。

【0068】NANDメモリデータ領域は、フラッシュEEPROM11-1~11-16をアクセスするための256パイトのアドレス空間である。フラッシュEEPROM11-1~11-16に対するデータのリード/ライトアクセスにおいては、マイクロプロセッサ14のムープストリング命令によって256パイトのデータ転送が行われる。このため、この256パイトのデータ転送が行われる。このため、この256パイトのデータ転送のために、256パイトのアドレス空間がNANDメモリデータ領域として確保されている。このNANDメモリデータ領域を使用する事により、データバッファ131とフラッシュEEPROM11-1~11-16との間のデータ転送は全てファームウェアの処理として行う事ができる。

【0069】次に、図5を参照して、フラッシュEEP ROM11-1~11-16それぞれのプロックの利用 形態について説明する。

【0070】フラッシュEEPROM11-1~11-16のプロックはユーザデータの格納だけでなく、これ らフラッシュEEPROMを制御するための各種管理情 50 報の格納にも利用されている。フラッシュEEPROM 11-1~11-16に対するユーザデータと管理情報 の割り当ては以下の通りである。

22

【0071】すなわち、チップ番号#0のNAND型フラッシュEEPROM11-1においては、図示のように、512個のプロックの中でプロック0~プロック503の504個のプロックは、ユーザデータを格納するためのメモリプロックとして利用される。また、プロック504は、チップ内の512個のプロックのアドレスや書換回数などを管理するための管理情報を記憶するMBI(MemoryBlock Infomation)テーブルプロックとしてを利用される。また、プロック505~509は、メモリプロックおよびMBIテーブルプロックに不良が発生した時にその代替用の予備プロックとして使用される。プロック511は半導体ディスク装置10の構成情報を記憶するコンフィグプロックとして使用され、プロック510はコンフィグプロックとして使用され、プロック510はコンフィグプロックの代替用の予備プロックとして使用される。

【0072】コンフィグブロックは装置10全体で1個 20 だけ存在し、ここには、半導体ディスク装置10に搭載 されているフラッシュEEPROMのチップ数や、各フ ラッシュEEPROMにおけるMBIテーブルブロック の存在位置などを示す情報などが管理されている。

【0073】チップ番号#1~#16のNAND型フラッシュEEPROM11-2~11-16においては、図示のように、プロック0~プロック503の504個のプロックは、ユーザデータを格納するためのメモリプロックとして利用され、プロック504は、チップ内の512個のプロックのアドレスや書換回数を管理するための管理情報を記憶するMBI(Memory Block Infomation)テープルプロックとしてを利用される。また、プロック505~511は、メモリプロックおよびMBIテープルプロックの代替用のプロックとして使用される。

【0074】メモリプロック、MBIテープルプロック、代替プロック、コンヒィグプロックそれぞれの物理的なプロック構造は図2で説明した通りであるが、以下、それらプロック内のデータ格納形式について説明する。

7 【0075】図6には、ユーザデータを格納するための メモリプロックのデータ格納形式が示されている。

【0076】図2で説明したように、この半導体ディスク装置10で使用されるNAND型フラッシュEEPROMは16Mビットのチップであり、各プロックは、ページ0からページ15までの16ページから構成されている。各ページは、256パイトのデータ領域と8パイトの冗長領域とから構成されている。

【0077】一般に、ホストシステムによるディスクアクセスは512パイトのセクタ単位で行われる。この場合、各ページのデータ領域に格納される256パイトの

ユーザデータのサイズは、1セクタ分のユーザデータサイズの半分となる。この半導体ディスク装置10においては、ユーザデータの格納には256バイトのデータ領域だけが使用され、8バイトの冗長領域はユーザデータの格納には利用されない。したがって、この半導体ディスク装置10においては、512パイトのユーザデータは、プロック内の連続する2ページに亙って格納される。このため、1プロックに格納されるユーザデータは、8セクタ分のデータ、例えば、セクタ0からセクタ7までのデータとなる。

【0078】すなわち、図5に示されているように、ページ0にはセクタ0の前半の256パイト、ページ1にはセクタ0の後半の256パイト、ページ2にはセクタ1の前半の256パイト、ページ3にはセクタ1の後半の256パイトが格納され、以下同様にして、1/2セクタ単位でユーザデータが格納される。

【0080】すなわち、ページ0の冗長領域に格納されているECCは、ページ0のデータ領域に格納されている256パイトのユーザデータから生成されたものであり、同様に、ページ1の冗長領域に格納されているECCは、ページ1のデータ領域に格納されている256パイトのユーザデータから生成されたものである。

【0081】このように、この半導体ディスク装置10においては、512パイトのセクタ単位ではなく256パイトのページ単位でECCが生成され、演算対象のデ 30一夕列とECCとが同一ページに格納される。このため、たとえ、図示のようにフラッシュEEPROMの複数ページそれぞれの同一ビット位置に不良セルが発生するというエラーが発生しても、ECCの演算対象となるデータ列に含まれる不良セルは1つだけとなる。したがって、データ回復能力の高い複雑なECC演算式を利用することなく通常の簡単なECC演算によってエラー検出および訂正を行うことが可能となる。

【0082】また、ページ0の冗長領域の残りの2パイトには、プロック0のプロックステータス情報として、 LWCデータが格納されている。このLWCデータは、プロック0の書換回数を示す書換回数データの下位ピット部、例えば26ピット幅の書換回数データの下位10ピットのデータから構成される。

【0083】LWCデータはプロック毎に1つ格納され、プロック1~プロック503それぞれの先頭ページの冗長領域の先頭の2バイトにも、同様にして、そのプロックステータス情報としてLWCデータが格納されている。

【0084】さらに、ページ1の冗長領域の残りの2バ 50

24

イトには、セクタ 0 のセクタステータス情報として、B ADセクタ情報、およびECCエラー情報が格納されて いる。

【0085】BADセクタ情報は、そのセクタのが不良セクタか否かを示すステータス情報である。同様に、ページ3、ページ5、……ページ15それぞれの冗長領域の残りの2パイトにも、セクタ1、セクタ2、……セクタ7それぞれに対応するBADセクタ情報が格納されている。これらBADセクタ情報は、半導体ディスク装置10のホストシステムであるパーソナルコンピュータが、半導体ディスク装置10をフォーマッティングするためのフォーマットコマンドを実行する時に、そのパーソナルコンピュータのCPU1によって与えられる。

【0086】ECCエラー情報は、そのセクタに対する ECCエラー発生の有無を示すステータス情報である。 このECCエラー情報は、例えば、パーソナルコンピュ ータがWRITE LONGコマンドによるデータ書込 みを行った場合においてECCエラーとなるパーストエ ラーなどのエラーが発生した時に、パーソナルコンピュ ータのCPU1によって与えられる。

【0087】次に、図7を参照して、MBIテーブルブロックのデータ格納形式を説明する。

【0088】MBIテーブルブロックは、ページ0からページ15までの16ページを含む1個のブロックから構成されている。各ページは、256パイトのデータ領域と8パイトの冗長領域とから構成されている。8パイトの冗長領域のうちの後の6パイトには、そのページのデータ領域に格納されている256パイトのデータに対応するECCが格納されている。また、冗長領域の先頭の2パイトは未使用である。

【0089】MBIテーブルブロックのデータ領域には、図示のように、アドレス変換テーブル、UWCテーブル、およびスワップオーダーテーブルが格納されている。

【0090】MBIテーブルブロックにおけるアドレス変換テーブルは、チップ内のブロック0~511の物理プロックアドレス0~511を、シリンダ番号、ヘッド番号およびセクタ番号によって規定されるホストアドレスに変換するためのアドレス変換情報を保持する。ホストアドレスは、物理プロックアドレス順に格納されている。

【0091】ここで、MBIテープルブロックにおけるホストアドレスの値としては、ホストシステムから与えられるシリンダ番号、ヘッド番号およびセクタ番号そのものではなく、それらシリンダ番号、ヘッド番号およびセクタ番号から計算されたホスト論理アドレスが使用される。

【0092】 このホスト論理アドレスは、フラッシュE EPROM $11-1\sim11-16$ に設けられる全セクタ (= $8\times512\times16$ セクタ) に対して"0" から順に 連続するセクタ番号を割り当てた場合のセクタの通し番号である。したがって、ホスト論理アドレスのビット幅は、16ビットとなる。しかし、このMBIテーブルブロックのアドレス変換テーブルで管理されるアドレス変換情報は、1セクタ単位では無く、1ブロックに含まれるセクタ数である8セクタ単位でアドレス変換を行うためのものであるので、実際には、16ビットのホスト論理アドレスのなかの上位13ビットだけがテーブル上に格納されている。

【0093】UWCテーブルは、チップ内の512個の 10 プロックそれぞれの書換回数を示す書換回数データの上位ビット部から構成されるUWC(UPPER WRITECOUNT)データを保持する。UWCデータは16ビット幅を有しており、このUWCデータと前述の10ビット幅のLWCとを合わせると、最大で6400万回数の書換までカウントする事ができる。UWCデータの値は、対応するLWCデータに桁上がりが発生する度、つまり1024回の書換が発生する度に、+1カウントアップされる。

【0094】これらアドレス変換テーブルおよびUWC 20 テーブルは、図示のように、MBIテーブルブロックのページ5からページ12のデータ領域に格納されている。アドレス変換テーブルおよびUWCテーブルは、装置起動時、つまり半導体ディスク装置10のパワーオン時に、RAM13に転送されて、それぞれアドレス変換テーブル132および書換回数管理テーブル134として常駐される。

【0095】スワップオーダーテーブルは、プロック入れ替えのためのスワッピング操作の際にマイクロプロセッサ14によって参照されるテーブルであり、スワッピ 30 れる。ング先のプロック(被スワップブロック)を示すブロックアドレスを、優先度順(UWCデータの値が小さい順)に保持している。スワップオーダーテーブルは、図示のように、MBIテーブルブロックのページ13からは、あいまりに受けるのデータ領域に格納されている。スワップオーダーテーブルは、RAM13には常駐されず、ブロック入れ替えの検討時、つまりLWCデータからUWCデータへの桁上がり発生時に、RAM13に転送されてマイクロプロセッサ14によって参照される。

【0096】図8には、アドレス変換テーブルとUWC 40 テーブルの構成が示されている。

【0097】図示のように、ホストアドレスとUWCデータの格納領域はそれぞれ2バイトのデータサイズを有している。ここで、ホストアドレスは前述したように13ビットであるので、2パイトの格納領域の上位3ビット(ビット15~ビット13)は使用されない。ホストアドレスとUWCデータは、物理プロックアドレス順に交互に配置されている。

【0098】すなわち、MBIテーブルブロックにおけるページ5の256バイトのデータ領域には、その先頭 50

から順に、物理プロックアドレス 0 に対応するホストアドレス、物理プロックアドレス 0 に対応するUWCデータ、物理プロックアドレス 1 に対応するホストアドレス、物理プロックアドレス 1 に対応するUWCデータといった順番で、ホストアドレスとUWCデータが 6 4 個のプロック(プロック0~プロック63)分格納されて

26

【0099】同様にして、ページ12の256バイトのデータ領域には、その先頭から順に、物理プロックアドレス448に対応するホストアドレス、物理プロックアドレス448に対応するUWCデータ、物理プロックアドレス449に対応するホストアドレス、物理プロックアドレス449に対応するUWCデータといった順番で、ホストアドレスとUWCデータが64個のプロック(プロック448~プロック511)分格納されている。

【0100】図9には、スワップオーダーテーブルの構成が示されている。

【0101】スワップオーダーテーブルは、プロック0 からプロック255までの前半の256個のプロックに 対応する第1オーダーテーブルと、プロック256から プロック511までの後半の256個のプロックに対応 する第2オーダーテーブルとに分割されている。

【0102】第1オーダーテーブルにおいて、その先頭の2バイトの領域(アドレス800h, 801h)には、プロック0からブロック255の中の最小のUWCの値が格納されている。

【0103】次の1パイト (アドレス802h) には、 最小UWCの値を持つプロックの総数を示す値が格納さ れる。

【0104】さらに、次の1パイト(アドレス803h)には、最小UWC+1の値を持つプロックの総数を示す値が格納される。ここで、"最小UWC+1"とは、あくまでも最小UWCに1を加えた値を示しており、最小UWCの次に小さなUWCを示すものではない。最小UWC+1の値を持つプロック総数がゼロとなる場合もある。

【0105】以降、アドレス804h~87Ahには、 最小UWC+2の値を持つプロック総数を示すデータか ら最小UWC+120の値を持つプロック総数を示すデ ータが順次格納される。

【0106】アドレス87Ch~87Fhには、MBI テーブルブロック自体の書換回数を示すデータなどが格納される。

【0107】アドレス880h~97Fhには、本来のスワップオーダーテーブルとしての情報が格納されている。すなわち、アドレス880hには、ブロック0~ブロック255の中で最優先度の被スワップ対象のブロックを示す値として、最小UWCの値を有するブロックの物理ブロックアドレスが格納されている。最小UWCの

値を有するブロックが複数存在する場合には、物理プロックアドレスが最も後ろのブロックから順に優先順位が高くなる。以下、同様にして、アドレス881hから97Fhに、優先度順にスワップ対象ブロックのブロックアドレスが格納される。

【0108】次に、第2オーダーテーブルについて説明する。

【0109】第2オーダーテーブルおいて、その先頭の 2バイトの領域(アドレス980h, 981h)には、 MBIテーブルプロック、代替プロック、コンヒィグプ 10 ロックを除き、プロック256からプロック511の中 の最小のUWCの値が格納されている。すなわち、代替 ブロック等は書換回数が全く進行していないので、それ らプロックの書き替え回数は無視される。また、実際に 代替が発生した場合は、その代替プロックのUWCデー タの値は、その代替プロックの実際の書換回数ではな く、代替元、つまり欠陥プロックのUWCを譲り受ける こととする。これは、スワッピング操作の多発による性 能低下を防止するためである。もし、代替プロックの実 際のUWCデータの値をそのまま採用すると、書換回数 20 の値が突出して小さなプロックがいきなり登場すること になり、その代替プロックをスワッピング被対象とする スワッピング操作が何度も発生されてしまうことにな

【0110】次の1パイト(アドレス982h)には、 最小UWCの値を持つプロックの総数を示す値が格納さ れる。

【0111】さらに、次の1パイト(アドレス983 h)には、最小UWC+1の値を持つプロックの総数を示す値が格納される。以降、アドレス984h~9FA 30 hには、最小UWC+2の値を持つプロック総数を示すデータから最小UWC+120の値を持つプロック総数を示すデータが順次格納される。

【0112】アドレスA00h~AFFhには、本来のスワップオーダーテーブルとしての情報が格納されている。すなわち、アドレスA00hには、ブロック256~ブロック511の中で最優先度の被スワップ対象のブロックを示す値として、最小UWCの値を有するブロックの物理プロックアドレスが格納されている。最小UWCの値を有するプロックが複数存在する場合には、物理 40プロックアドレスが最も後ろのブロックから順に優先順位が高くなる。以下、同様にして、アドレスA01hからAFFhに、優先度順にスワップ対象ブロックのブロックアドレスが格納される。

【0113】このように、スワップオーダーテーブルにおいては、スワッピング先となるプロックがその優先度順に格納されている。このため、このスワップオーダーテーブルを参照する事により、マイクロプロセッサ14は、UWCデータのソーティングを行うことなく、スワッピング先を特定する事が可能となる。

28

【0114】図10には、コンヒィグブロックのデータ 格納形式が示されている。

【0115】コンヒィグブロックは、ページ0からページ15までの16ページを含む1個のブロックから構成されている。各ページは、256バイトのデータ領域と8パイトの冗長領域とから構成されている。8バイトの冗長領域のうちの6バイトには、そのページのデータ領域に格納されている256パイトのデータに対応するECCが格納されている。また、冗長領域の残りの2バイトは未使用である。

【0116】コンヒィグブロックのデータ領域には、図示のように、コンヒィグ情報、CIS情報、ドライブID情報が格納されている。

【0117】コンヒィグ情報は、この半導体ディスク装置10に搭載されているフラッシュEEPROMのチップ数、同時書込み可能な最大チップ数、各チップにおけるMBIテーブルプロックの存在位置を示す物理プロックアドレスなどを定義する。このコンヒィグ情報は半導体ディスク装置10のパワーオン時にマイクロプロセッサ14によって参照され、そのコンヒィグ情報に従った初期設定処理が行われる。

【0118】CIS情報は、半導体ディスク装置10をPCMCIA仕様のカードとして使用する場合に、ホストシステムに通知されるカード属性情報である。このカード属性情報には、メモリチップの種類、容量、アクセスタイムなどの物理的仕様に関する情報と、このカードがディスク装置であることなどを示す用途に関する情報が定義されている。このCIS情報は、半導体ディスク装置10のパワーオン時に、マイクロプロセッサ14によってRAM13に転送される。RAM13に転送されたCIS情報は、ホストシステムからの所定番地の読み出し要求に応答してホストシステムに転送される。

【0119】ドライブID情報は、半導体ディスク装置 10のドライブ構成を示す情報であり、ここには、内蔵 フラッシュEEPROMに論理的に割り当てられる総セクタ数、シリンダ数、ヘッド数、1トラック当たりのセクタ数などが定義されている。このドライブID情報 は、ホストシステムからのドライブ識別コマンドに応答して、マイクロプロセッサ14によってホストシステム に転送される。

【0120】このように、この実施例においては、ユーザデータを格納するためのメモリプロックだけでなく、管理情報格納のために使用されるMBIテーブルプロックやコンヒィグプロックにおいても、各ページの冗長領域には、そのページのデータ領域に格納されるデータに対応したECCが格納されている。したがって、これらMBIテーブルプロックおよびコンヒィグプロックにおいても、データ回復能力の高い複雑なECC演算式を利用することなく通常の簡単なECC演算によってエラー 60 検出および訂正を行うことが可能となる。

【0121】次に、図11を参照して、RAM13に設けられるアドレス変換テーブル132の構成について説明する。

【0122】このアドレス変換テーブル132は、シリンダ番号、ヘッド番号およびセクタ番号によって規定されるホストアドレスを、フラッシュEEPROM11-1~11-116をアクセスするための物理メモリアドレスに変換するためのものであり、このアドレス変換テーブル132はフラッシュEEPROM11-1~11-116それぞれのMBIテーブルブロックのアドレス 10変換情報に基づいて生成される。

【0123】このアドレス変換テーブル132において は、ホストアドレスとしては13ピットのプロックセク タアドレスが使用される。このプロックセクタアドレス は、前述したように、シリンダ番号、ヘッド番号および セクタ番号から計算されたセクタの通し番号を示すホス ト論理アドレス(16ビット)の中の上位13ビットか ら構成される。また、物理メモリアドレスは、4ピット のチップ番号アドレスと、9ビットのチップ内物理プロ ックアドレスから構成される。4ビットのチップ番号ア ドレスは、チップ番号#0のフラッシュEEPROM1 1-1からチップ番号#15のフラッシュEEPROM 11-6までの16個のチップのうちの1つを指定す る。9ビットのチップ内物理プロックアドレスは、チッ プ番号アドレスによって指定されたチップ内のプロック 0~プロック511の512個のプロックの中の1つを 指定する。物理メモリアドレス(チップ番号アドレス、 チップ内物理プロックアドレス)は、ホストアドレス順 に格納されている。

【0124】次に、図12を参照して、アドレス変換テープル132を利用したアドレス変換動作の原理を説明する。

【0125】まず、ホストシステムから指定されたシリンダ番号、ヘッド番号およびセクタ番号は、マイクロプロセッサ14によって実行されるファームウェアによって16ビット幅のホスト論理アドレスに変換される。次いで、その16ビット幅のホスト論理アドレスの上位13ビットから成るプロックセクタアドレスをインデックスとしてアドレス変換テーブル132が検索され、プロックセクタアドレスに対応する4ビット幅のチップ番号 40アドレス、および9ビット幅の物理プロックアドレスが決定される。

【0126】チップ番号アドレスは、チップ選択のために、ファームウェアによってNANDバスインタフェース19のNANDチップナンバレジスタ201にセットされる。また、9ビットの物理プロックアドレスには、16ビット幅のホスト論理アドレスの下位3ビットから成るプロック内セクタアドレスと、1ビット幅の偶数/奇数ページ指定アドレスと、8ビット幅のカラムアドレスがNANDバイインタフェース19内で付加されて、

20ビット幅のメモリアドレス(A20-A0)が生成される。このメモリアドレス(A20-A0)は、アドレス指定のために、NANDパスインタフェース19のNANDデータリード/ライトレジスタ202にセットされる。ユーザデータをリード/ライトするためにホストシステムによって実行される半導体ディスク装置10のアクセスはセクタ単位で行われるので、通常、1ビット幅の偶数/奇数ページ指定アドレス(A8)と、8ビット幅のカラムアドレス(A7-A0)はどちらもオール"0"である。

【0127】次に、図13を参照して、NANDパスインタフェース19のECC演算回路21のECC生成/チェック動作を説明する。

【0128】まず、図13 (a) を参照して、ECCの 生成動作を説明する。

【0129】NAND型フラッシュEEPROM11-1~11-16に対するデータ書込み時においては、RAM13のデータバッファ131に格納されているユーザデータは、マイクロプロセッサ14によって256バクングで読み出されて、NANDバスインタフェース19を介してフラッシュEEPROMのデータレジスタに転送される。

【0130】NANDバスインタフェース19においては、256パイトのユーザデータはECC演算回路21に送られ、そこでECCを生成するための演算が実行される。ここで、ECCとしては例えばハミングコードなどが利用される。

【0131】ECC演算は、256パイトのユーザデータだけでなく、実際には、その256パイトのユーザデータと冗長領域の最初の2パイトに格納すべきデータとから構成される258パイトのデータを対象として行われる。

【0132】例えば、各プロックの先頭ページに対するデータ書込みの場合には、256パイトのユーザデータと2パイトのLWCデータとから構成される258パイトのデータがECC演算の対象となる。この2パイトのLWCデータは、256パイトのユーザデータの転送に先立って、マイクロプロセッサ14によってLWCレジスタ208にセットされている。

【0133】ECC演算回路21は、256バイトのユーザデータとLWCレジスタ208にセットされている 2バイトのLWCデータとから構成される258バイトのデータを所定のデータ列単位で演算して、6バイトのハミングコードECCを順次生成する。これらハミングコードECCはECCデータレジスタ209~214に一時的に保持される。

【0134】ECCの生成処理が完了すると、ECC演算回路21は、256パイトのユーザデータに後続させて、2パイトのLWCデータと6パイトのECCデータを、フラッシュEEPROMのデータレジスタに転送す

る。これにより、フラッシュEEPROMのデータレジスタには、256パイトのユーザデータ、2パイトのLWCデータ、および6パイトのECCデータから構成される1ページ分のデータがセットされる。

【0135】次に、図13(b)を参照して、ECCの チェック動作を説明する。

【0136】NAND型フラッシュEEPROM $11-1\sim11-16$ からのデータ読み出し時においては、フラッシュEEPROMから読み出される1ページ分のデータがNANDバスインタフェース19に送られる。

【0137】NANDバスインタフェース19においては、1ページ分のデータから256バイトのユーザデータが取り出され、それがRAM13のデータバッファ131に送られる。また、その1ページ分のデータはECC演算回路21に送られる。

【0138】ECC演算回路21は、まず、1ページ分のデータからLWCデータを取り出して、それをLWCレジスタ208にセットし、その後、エラー検出のためのECCチェック演算を実行する。

【0139】このECCチェック演算においては、EC C演算回路21は、256パイトのユーザデータと2パ イトのLWCデータとから構成される258バイトのデ ータをECC生成処理の場合と同じデータ列単位で演算 して、6パイトのハミングコードECCを順次生成す る。そして、その生成したハミングコードECCと、フ ラッシュEEPROMから読み出された1ページ分のデ ータに含まれているハミングコードECCとをパイト単 位で比較し、一致/不一致を示す比較結果をECCデー タレジスタ209~215にセットする。エラー発生が ない場合には、ECCデータレジスタ209~215に 30 は全て、一致を示すデータ "0" がセットされる。EC Cデータレジスタ209~215の内容はマイクロプロ セッサ14によって参照され、エラーが発生していれ ば、マイクロプロセッサ14によってデータバッファ1 31上のデータのエラー訂正が行われる。

【0140】次に、マイクロプセッサ14によって実行されるファームウェアとNANDパスインタフェース19の機能分担を明瞭にするために、フラッシュEEPROMに対するアクセス制御動作を説明する。

【0141】まず、図14および図15を参照して、フ 40 ラッシュEEPROMのプログラムサイクルの制御に必要なファームウェアの処理とNANDバスインタフェース19の動作について説明する。

【0142】図14はプログラムサイクルにおけるファームウェアの処理とNANDパスインタフェース19の動作を説明するフローチャートであり、図15はプログラムサイクルにおけるフラッシュEEPROMの動作を示すタイミングチャートである。

【0143】ここでは、あるブロックの先頭ページに、 256パイトのユーザデータ、2パイトのLWCデー 50

32 タ、および6パイトのECCデータをライトする場合を 例にとって説明する。

【0144】マイクロプロッセ14によって実行されるファームウェアは、まず、ライト対象のフラッシュEEPROMチップに対応するNANDチップレディー/ビジーレジスタ215-1~215-16の1つを参照して、そのライト対象のフラッシュEEPROMチップがレディーステート(待機中)か否かを確認する(ステップA11)。レディーステートであることを確認すると、ファームウェアは、NANDチップナンバレジスタ201をI/Oライトして、そこにライト対象フラッシュEEPROMチップに対応するチップ番号をセットする(ステップA12)。

【0145】次いで、ファームウェアは、NANDチップイネーブル制御レジスタ203をI/Oライトして、そこにチップイネーブル入力(CE)をアクティブにすることを指定するCEオンコマンドをセットする(ステップA13)。

【0146】この時、NANDバスインタフェース19は、NANDチップナンバレジスタ201にセットされたチップ番号に対応するチップセレクト信号CS1~CS16の1つをアクティブにする(ステップB11)。このチップセレクト信号はライト対象チップのチップイネーブル入力CE に供給され、これによってライト対象チップがイネーブル状態に設定される。

【0147】次に、ファームウェアは、NANDコマンドラッチイネーブル制御レジスタ204をI/Oライトして、そこにコマンドラッチイネーブル(CLE)信号をアクティブにすることを指定するCLEオンコマンドをセットする(ステップA14)。

【0148】NANDバスインタフェース19は、CL Eオンコマンドのセットに応答して、コマンドラッチイネーブル信号CLEをアクティブ状態、つまり"H"レベルに設定する(ステップB12)。

【0149】次いで、ファームウェアは、NANDデータリード/ライトレジスタ202をI/Oライトして、そこにシリアルデータ入力コマンド "80h"をセットする(ステップA15)。NANDパスインタフェース19は、シリアルデータ入力コマンド "80h"のセットに応答して、ライトイネーブル信号WE をアクティブ状態、つまり "L"レベルに設定し、且つシリアルデータ入力コマンド "80h"を入出力端子I/Oに転送する(ステップB13)。

【0150】ファームウェアは、NANDアドレスラッチイネーブル制御レジスタ205をI/Oライトして、そこにALEオンコマンドをセットする(ステップA16)。NANDバスインタフェース19は、ALEオンコマンドのセットに応答して、アドレスラッチイネーブル信号ALEをアクティブ状態、つまり"H"レベルに設定する(ステップB14)。

タリード/ライトレジスタ202をI/Oライトして、 そこにメモリアドレス (カラムアドレスA7-A0、お よびページアドレスA20-A8)をセットする(ステ ップA17)。NANDバスインタフェース19は、ア ドレスのセットに応答して、ライトイネーブル信号WE <sup>一</sup>をアクティブ状態、つまり"L"レベルに設定し、且 つセットされたメモリアドレスを入出力端子 I / Oに転

送する(ステップB15)。

【0152】ファームウェアは、このプログラムサイク 10 ル実行前に予めライト対象プロックから読み出して+1 カウントアップしておいたLWCデータをLWCレジス タ208にセットする(ステップA18)。そして、フ ァームウェアは、ECC開始コマンドをECCスタート 制御レジスタ206にセットし(ステップA19)、そ の後、ムープストリング命令の実行によって、データバ ッファ131からフラッシュEEPROMに256パイ トのユーザデータを転送する(ステップA20)。

【0153】NANDパスインタフェース19は、EC C開始コマンドに応答してECC生成のための演算を開 始し、256パイトのユーザデータおよびLWCデータ に対応する6パイトのECCデータを生成する(ステッ プB16)。そして、NANDパスインタフェース19 は、256パイトのユーザデータに後続して、2パイト のLWCデータおよび6パイトのECCデータの転送を 開始する(ステップB17)。これにより、ライト対象 フラッシュEEPROMのデータレジスタには、図15 に示されているように、256パイトのユーザデータ、 2パイトのLWCデータおよび6パイトのECCデータ が、1ページ分のシリアル入力データ(DIN)として 30 転送される。

【0154】この後、ファームウェアは、CLEオンコ マンドを発行した後に、NANDデータリード/ライト レジスタ202をI/Oライトして、そこにプログラム コマンド"10h"をセットする(ステップA21)。 NANDパスインタフェース19は、まず、コマンドラ ッチイネーブル信号CLEをアクティブ状態に設定して からライトイネーブル信号WETをアクティブ状態に設 定し、且つプログラムコマンド"10h"を入出力端子 I/Oに転送する(ステップB18)。

【0155】このプログラムコマンド"10h"が転送 されると、ライト対象のフラッシュEEPROMにおい ては、ページライト動作およびペリファイ動作が自動実 行される。

【0156】ページライト動作では、データレジスタか らメモリセルアレイへの1ページ分のページデータ転送 が行われて、データレジスタの256パイトのユーザデ ータがそのページのデータ領域に書き込まれ、且つデー タレジスタの2パイトのLWCデータおよび6パイトの ECCデータがそのページの冗長領域に書き込まれる。

このページ書込み動作期間中そのチップからのレディー /ビジー信号 (RDY/BSY) はビジー状態を示し、 書込み動作が完了するとビジー状態からレディー状態に

【0157】ファームウェアは、ライトアクセスしたチ ップに対応するNANDチップレディー/ビジーレジス 夕の内容によって書込み動作の完了を確認すると(ステ ップA22)、NANDデータリード/ライトレジスタ 202を1/0ライトして、そこにステータスリードコ マンド"70h"をセットする(ステップA23)。N ANDパスインタフェース19は、ステータスリードコ マンド"70h"のセットに応答して、ライトイネープ ル信号WE \_\_をアクティブ状態、つまり "L" レベルに 設定し、且つステータスリードコマンド"70h"を入 出力端子I/Oに転送し、その後、リードイネーブル信 号RE をアクティブ状態、つまり"L"レベルに設定 する(ステップB19)。

【0158】ステータスリードコマンド"70h"が転 送されると、フラッシュEEPROMからはページライ 20 ト動作が成功したか否かを示すステータスデータが読み 出され、それがNANDデータリード/ライトレジスタ 202にセットされる。

【0159】ファームウェアは、NANDデータリード /ライトレジスタ202のステータスデータを参照して ページライト動作が成功したか否かを確認し、成功して いればライト動作を終了する(ステップA24)。もし 失敗した場合には、代替プロックとの代替処理などを行 Ď.

【0160】次に、図16および図17を参照して、フ ラッシュEEPROMのリードサイクルの制御に必要な ファームウェアの処理とNANDパスインタフェース1 9の動作について説明する。

【0161】図16はリードサイクルにおけるファーム ウェアの処理とNANDパスインタフェース19の動作 を説明するフローチャートであり、図17はリードサイ クルにおけるフラッシュEEPROMの動作を示すタイ ミングチャートである。

【0162】フラッシュEEPROM11-1~11-16のリードサイクルには、ページ単位でデータを読み 出す第1リードサイクルと、各ページの冗長領域のデー タでけを読み出す第2リードサイクルとがある。

【0163】ここでは、第1リードサイクルで、あるプ ロックの先頭ページを読み出す場合を説明する。

【0164】マイクロプロッセ14によって実行される ファームウェアは、まず、リード対象のフラッシュEE PROMチップに対応するNANDチップレディー/ビ ジーレジスタ215-1~215-16の1つを参照し て、そのリード対象のフラッシュEEPROMチップが レディーステート(待機中)か否かを確認する(ステッ 50 プA31)。レディーステートであることを確認する

と、ファームウェアは、NANDチップナンパレジスタ 201をI/Oライトして、そこにリード対象フラッシュEEPROMチップに対応するチップ番号をセットする(ステップA32)。

【0165】次いで、ファームウェアは、NANDチップイネーブル制御レジスタ203をI/Oライトして、そこにチップイネーブル入力(CE)をアクティブにすることを指定するCEオンコマンドをセットする(ステップA33)。

【0166】この時、NANDパスインタフェース19 10 は、NANDチップナンパレジスタ201にセットされたチップ番号に対応するチップセレクト信号CS1~CS16の1つをアクティブにする(ステップB31)。このチップセレクト信号はリード対象チップのチップイネーブル入力CE に供給され、これによってリード対象チップがイネーブル状態に設定される。

【0167】次に、ファームウェアは、NANDコマンドラッチイネーブル制御レジスタ204をI/Oライトして、そこにコマンドラッチイネーブル(CLE)信号をアクティブにすることを指定するCLEオンコマンド 20をセットする(ステップA34)。

【0168】NANDバスインタフェース19は、CL Eオンコマンドのセットに応答して、コマンドラッチイ ネーブル信号CLEをアクティブ状態、つまり"H"レ ベルに設定する(ステップB32)。

【0169】次いで、ファームウェアは、NANDデータリード/ライトレジスタ202をI/Oライトして、そこにリードコマンド"00h"をセットする(ステップA35)。NANDバスインタフェース19は、リードコマンド"00h"のセットに応答して、ライトイネ 30ーブル信号WE をアクティブ状態、つまり"L"レベルに設定し、且つリードコマンド"00h"を入出力端子I/Oに転送する(ステップB33)。

【0170】ファームウェアは、NANDアドレスラッチイネーブル制御レジスタ205をI/Oライトして、そこにALEオンコマンドをセットする(ステップA36)。NANDバスインタフェース19は、ALEオンコマンドのセットに応答して、アドレスラッチイネーブル信号ALEをアクティブ状態、つまり"H"レベルに設定する(ステップB34)。

【0171】次いで、ファームウェアは、NANDデータリード/ライトレジスタ202をI/Oライトして、そこにメモリアドレス(カラムアドレスA7-A0、およびページアドレスA20-A8)をセットする(ステップA37)。NANDパスインタフェース19は、アドレスのセットに応答して、ライトイネーブル信号WEをアクティブ状態、つまり"L"レベルに設定し、且つセットされたメモリアドレスを入出力端子I/Oに転送する(ステップB35)。

【0172】このメモリアドレスが転送されると、リー 50 始する。

36

ド対象のフラッシュEEPROMにおいてはページリード動作が実行される。ページリード動作では、メモリアドレスで指定されたページに格納されている256パイトのユーザデータ、2パイトのLWCデータ、および6パイトのECCデータが読み出され、それがデータレジスタに転送される。このページリード動作期間中は、そのチップからのレディー/ビジー信号(RDY/BSY)はビジー状態を示し、ページリード動作が完了するとビジー状態からレディー状態に戻る。

【0173】ファームウェアは、リードアクセスしたチップに対応するNANDチップレディー/ビジーレジスタの内容によってページリード動作の完了を確認すると(ステップA38)、ECCチェック開始コマンドをECCスタート制御レジスタ206にセットし(ステップA39)、その後、ムープストリング命令を実行して、データバッファ131からデータバッファ131への256パイトのユーザデータ転送を開始する(ステップA40)。

【0174】このデータ転送においては、NANDバス の インタフェース19から出力されるリードイネーブル信 号RE<sup>一</sup>に同期して、フラッシュEEPROMのデータ レジスタに保持されている256+8バイトのデータが 1バイト単位でシリアルに読み出される。

【0175】NANDバスインタフェース19は、フラッシュEEPROMから読み出されるデータに対して誤り検出のためのチェック演算を行い(ステップB36)、そのチェック結果をECCデータレジスタ209~214にセットする(ステップB37)。

【0176】ファームウェアは、ECCチェック演算の終了を確認すると、ECCデータレジスタ209~214の内容を参照して正常なデータをリードできたか否かを調べる(ステップA41)。もしリードデータにエラーが発生していることが検出された場合は、ファームウェアは、ECCデータレジスタ209~214にセットされているECCチェック演算結果を用いて、データバッファ131に転送されている256パイトのユーザデータの誤り訂正をデータバッファ131上で実行する。【0177】このように、リードサイクルにおいては、

フラッシュEEPROMからデータパッファ131への データ転送時にECCチェックがNANDパスインタフェース19によって自動的に実行される。

【0178】ところで、フラッシュEEPROM11-1~11-16の各々は、ページインクリメント機能を有している。このページインクリメント機能は、データレジスタからの1ページ分のデータ読み出しが終了した時に、自動的に次ページのページリードを開始する機能である。このため、前述した先頭ページのシリアルデータ読み出しが終了すると、フラッシュEEPROMは再びビジー状態となって、2ページ目のページリードを開

【0179】したがって、2ページ目以降のデータ読み出しについては、ファームウェアおよびNANDバスインタフェース19は、前述のステップA31 $\sim$ A37、B31 $\sim$ B35のアドレスサイクルを実行する必要はなく、それぞれ前述のステップA38 $\sim$ A41、B36,B37を繰り返すだけで良い。

【0180】次に、第2リードサイクルによって、冗長 領域のデータだけを読み出す場合の動作について説明す る。

【0181】この第2リードサイクルを実行する場合に 10 必要なファームウェアおよびNANDバスインタフェース19の動作は、第1リードサイクルの場合とほとんど同じであり、違いは次の2点である。

【0182】(1)図16のステップA35において、 ファームウェアは、コマンド"00h"の代わりにコマ ンド"50h"を発行する。

【0183】(2) データレジスタからの2パイトのデータ読み出しでリードサイクルのシーケンスが終了する。

【0184】このため、LWCデータは第2リードサイクルを1回行うだけで読みだすことができるが、ECCデータを読み出す場合には、第2リードサイクルを3回繰り返すことが必要となる。

【0185】なお、第2リードサイクルにおいて、データレジスタのどの位置からデータを読み出すかは、アドレスサイクルで設定するカラムアドレスの値によって決定する事ができる。

【0186】次に、図18および図19を参照して、フラッシュEEPROMのプロックイレーズサイクルの制御に必要なファームウェアの処理とNANDパスインタフェース19の動作について説明する。

【0187】図18はプロックイレーズサイクルにおけるファームウェアの処理とNANDバスインタフェース19の動作を説明するフローチャートであり、図19はプロックイレーズサイクルにおけるフラッシュEEPROMの動作を示すタイミングチャートである。

【0188】ここでは、ある特定の1プロックの記憶内容を消去する場合を例にとって説明する。

【0189】マイクロプロッセ14によって実行されるファームウェアは、まず、イレーズ対象プロックを含む 40フラッシュEEPROMチップに対応するNANDチップレディー/ビジーレジスタ215-1~215-16の1つを参照して、そのイレーズ対象のフラッシュEEPROMチップがレディーステート(待機中)か否かを確認する(ステップA51)。レディーステートであることを確認すると、ファームウェアは、NANDチップナンバレジスタ201をI/Oライトして、そこにイレーズ対象フラッシュEEPROMチップに対応するチップ番号をセットする(ステップA52)。

【0190】次いで、ファームウェアは、NANDチッ 50 定してからライトイネーブル信号WE をアクティブ状

プイネーブル制御レジスタ203をI/Oライトして、 そこにチップイネーブル入力(CE)をアクティブにす ることを指定するCEオンコマンドをセットする(ステップA53)。

【0191】この時、NANDバスインタフェース19は、NANDチップナンバレジスタ201にセットされたチップ番号に対応するチップセレクト信号CS1~CS16の1つをアクティブにする(ステップB51)。このチップセレクト信号はイレーズ対象チップのチップイネーブル入力CE<sup>--</sup>に供給され、これによってイレーズ対象チップがイネーブル状態に設定される。

【0192】次に、ファームウェアは、NANDコマンドラッチイネーブル制御レジスタ204をI/Oライトして、そこにコマンドラッチイネーブル(CLE)信号をアクティブにすることを指定するCLEオンコマンドをセットする(ステップA54)。

【0193】NANDバスインタフェース19は、CL Eオンコマンドのセットに応答して、コマンドラッチイ ネーブル信号CLEをアクティブ状態、つまり"H"レ 20 ベルに設定する(ステップB52)。

【0194】次いで、ファームウェアは、NANDデータリード/ライトレジスタ202をI/Oライトして、そこにイレーズコマンド"60h"をセットする(ステップA55)。NANDバスインタフェース19は、イレーズコマンド"60h"のセットに応答して、ライトイネーブル信号WE<sup>--</sup>をアクティブ状態、つまり"L"レベルに設定し、且つイレーズコマンド"60h"を入出力端子I/Oに転送する(ステップB53)。

【0195】ファームウェアは、NANDアドレスラッチイネーブル制御レジスタ205をI/Oライトして、そこにALEオンコマンドをセットする(ステップA56)。NANDパスインタフェース19は、ALEオンコマンドのセットに応答して、アドレスラッチイネーブル信号ALEをアクティブ状態、つまり"H"レベルに設定する(ステップB54)。

【0196】次いで、ファームウェアは、NANDデータリード/ライトレジスタ202をI/Oライトして、そこにメモリアドレス(プロックアドレスA20-A12)をセットする(ステップA57)。NANDバスインタフェース19は、アドレスのセットに応答して、ライトイネーブル信号WE をアクティブ状態、つまり"L"レベルに設定し、且つセットされたメモリアドレスを入出力端子I/Oに転送する(ステップB55)。【0197】この後、ファームウェアは、CLEオンコマンドを発行した後に、NANDデータリード/ライトレジスタ202をI/Oライトして、そこにイレーズ開

レジスタ202をI/Oライトして、そこにイレーズ開始コマンド"D0h"をセットする(ステップA58)。NANDバスインタフェース19は、まず、コマンドラッチイネーブル信号CLEをアクティブ状態に設

態に設定し、且つイレーズ開始コマンド"DOh"を入 出力端子I/Oに転送する(ステップB56)。

【0198】このイレーズ開始コマンド"D0h"が転 送されると、イレーズ対象のフラッシュEEPROMに おいてプロックイレーズ動作およびそのベリファイ動作 が自動実行される。

【0199】プロックイレーズ動作では、プロックアド レスで指定されたプロックの記憶内容だけが消去され る。このプロックイレーズ動作期間中そのチップからの レディー/ビジー信号 (RDY/BSY) はビジー状態 10 を示し、プロックイレーズ動作が完了するとビジー状態 からレディー状態に戻る。

【0200】ファームウェアは、イレーズしたチップに 対応するNANDチップレディー/ビジーレジスタの内 容によってプロックイレーズ動作の完了を確認すると (ステップA59)、NANDデータリード/ライトレ ジスタ202を1/Oライトして、そこにステータスリ ードコマンド"70h"をセットする(ステップA6 0)。NANDパスインタフェース19は、ステータス リードコマンド"70h"のセットに応答して、ライト イネーブル信号WE をアクティブ状態、つまり "L" レベルに設定し、且つステータスリードコマンド"70 h"を入出力端子I/Oに転送し、その後、リードイネ ープル信号RE ̄をアクティブ状態、つまり"L"レベ ルに設定する(ステップB57)。

【0201】ステータスリードコマンド"70h"が転 送されると、フラッシュEEPROMからはプロックイ レーズ動作が成功したか否かを示すステータスデータが 読み出され、それがNANDデータリード/ライトレジ スタ202にセットされる。

【0202】ファームウェアは、NANDデータリード /ライトレジスタ202のステータスデータを参照して プロックイレーズ動作が成功したか否かを確認し、成功 していればイレーズサイクルを終了する(ステップA6 1)。もし失敗した場合には、代替プロックとの代替処 理などを行う。

【0203】なお、プロックイレーズ開始コマンド"D 0h"の発行前にステップA54~A57を繰り返し実 行して複数のプロックアドレスを設定すれば、複数プロ ックのイレーズを順次行うマルチプロック動作を実行す 40 ることもできる。

【0204】次に、図20のフローチャートを参照し て、ホストシステムからライトコマンドが発行された際 に実行される図1の半導体ディスク装置10全体のライ ト制御動作を説明する。このライト制御動作は、前述し た各種の管理情報テーブルを利用する事によって行われ る。

【0205】ホストシステムが外部パスインタフェース 17のコマンドレジスタ176にライトコマンドをセッ

40

ファームウェアは、まず、そのライトコマンドを受け付 ける (ステップA71)。次いで、ファームウェアは、 ホストシステムからデータパッファ131へのライトデ ータの転送を開始する(ステップA72)。このデータ 転送は、外部パスインタフェース17のデータレジスタ 173を介して実行される。

【0206】ホストシステムによる半導体ディスク装置 10のアクセスはセクタ単位で行われるので、データバ ッファ131には少なくとも1セクタ分のライトデータ が格納される。

【0207】次いで、ファームウェアは、ホストシステ ムによって指定されたディスクアクセスのためのホスト アドレス、つまり、セクタ番号、シリンダ番号、および ヘッド番号をセクタナンパレジスタ171、シリンダレ ジスタ174、およびドライプ/ヘッドレジスタ175 からそれぞれ読取り、それをフラッシュEEPROM1 1-1~11-16をアクセスするためのアドレスに変 換する(ステップA73)。このアドレス変換処理にお いては、図12で説明したように、アドレス変換テープ ル132が利用される。このアドレス変換テープル13 2のアドレス変換情報は、装置10の起動時において、 フラッシュEEPROM11-1~11-16それぞれ からリードしたアドレス変換テープルのアドレス変換情 報に基づいて構築されたものである。

【0208】アドレス変換処理の結果、ライトアクセス 対象のチップ番号、およびライトアクセス対象チップ内 のメモリアドレス (A20-A0) が求められる。

【0209】次に、ファームウェアは、メモリアドレス (A20-A0) の上位9ピット (A20-A12) で 30 指定されるライトアクセス対象のプロック(以下、ライ トプロックと称する) に対する1プロック分のライトデ ータを作成するための処理(ステップA74~A78) に進む。

【0210】ここでは、ファームウェアは、まず、ライ トプロック用のヘッダテーブルエリアをRAM13上に 確保する(ステップA74)。次に、ファームウェア は、ライトプロックの先頭ページからLWCデータをリ ードする(ステップA 7 5)。このLWCデータのリー ド処理では、前述したコマンド"50h"を用いた第2 リードサイクルが実行され、これによってライトブロッ クの先頭ページからLWCデータだけが読み出される。 このLWCデータは、RAM13の空きエリアまたはデ ータパッファ131に格納される。

【0211】この後、ファームウェアは、ライトプロッ クに"巻き添え消去"データが存在するか否かを調べる (ステップA76)。ここで、"巻き添え消去"データ とはライトプロックに存在するデータの中でホストシス テムによって曹換が要求されてないデータを意味する。 このため、ライトプロック内の全てのページに対する書 トすると、マイクロプロセッサ14によって実行される 50 込みが要求された場合には"巻き添え消去"データは存

在しないが、ライトプロック内の途中のページから書込みが開始される場合や、ライトデータのデータレングスが1プロック(8セクタ)よりも少ない場合などには "巻き添え消去"データが存在する事になる。

【0212】 "巻き添え消去" データが存在する場合には、ファームウェアは、コマンド"00h"を用いた第1リードサイクルを実行することによって、ライトプロックから"巻き添え消去"データを含むページをリードする(ステップA77)。この"巻き添え消去"データを含むページは、RAM13の空きエリアやデータバッ 10ファ131に格納される。

【0213】次いで、ファームウェアは、リードした "巻き添え消去"データのRAM13上の格納位置を示すRAMアドレスと、ホストシステムからのライトデータが格納されているRAM13上の格納位置を示すRAMアドレスとに基づいて、ライトプロックに書き込むべき1プロック分のプロックデータに対応するヘッダテープルを作成する。

【0214】すなわち、ファームウェアは、実際にデータを結合して1プロック分のプロックデータを生成する 20のではなく、"巻き添え消去"データのRAM13上のアドレスとライトデータのデータバッファ131上のアドレスとをページ番号順に整列して保持するヘッダテープル133を作成し、これによって仮想的なプロックデータを構築する(ステップA78)。

【0215】次いで、ファームウェアは、ライトブロックからリードしたLWCデータの値を+1カウントアップすることにより、そのLWCデータの値を更新する(ステップA79)。この時、もしLWCデータの値に桁上り(キャリー)が発生しなければ、ファームウェア 30は、ライトブロックに対するライトアクセス処理を実行する(ステップA80, A81)。

【0216】このライトアクセス処理では、まず、ライトプロックに対して図18で説明したプロックイレーズサイクルが実行されて、ライトプロックの内容が全て消去される。次いで、ライトプロックの全ページに対して図14で説明したプログラムサイクルが実行される。このプログラムサイクルでは、ファームウェアは、まず、更新したLWCデータをNANDパスインタフェース19のLWCレジスタ208にセットし、次いで、ヘッダイのテーブル133に保持されているアドレス順にRAM13から256パイト単位で1プロック分のデータを読み出し、それをフラッシュEEPROMに転送する。このように、ヘッダテーブル133を利用することにより、ファームウェアはライトデータと"巻き添え消去"データとを区別することなくデータ転送を行う事ができる。

【0217】転送される各256パイトのデータにはNANDパスインタフェース19によって自動的にECCデータが付加され、それがライト対象フラッシュEEPROMのライトプロックの対応するページに書き込まれ 50

【0218】一方、LWCデータの値に桁上りが発生した場合には、ファームウェアは、スワッピング操作を実行するか否かを検討するために、以下の処理を行う。

【0219】すなわち、ファームウェアは、まず、第1 リードサイクルを実行することによって、ライト対象の フラッシュEEPROMからMBIテーブルブロックを リードする(ステップA82)。リードされたMBIテ ープルブロックの内容は、RAM13の空きエリアに格 納される。

【0220】次いで、ファームウェアは、リードしたMBIテーブルプロックを検索してライトプロックに対応するUWCデータを検出し、そのUWCデータの値を更新、つまり+1カウントアップする(ステップA83)。MBIテーブルブロックにおいては、図8で説明したように、UWCデータは物理ブロックアドレス順に整列されて保持されている。このため、ファームウェアは、ライトプロックを示す物理プロックアドレスをインデックスとして利用する事により、ライトプロックに対応するUWCデータを容易に見つける事ができる。

【0221】更新されたUWCデータの値は、MBIテープルプロックと書換回数管理テープル134双方に反映される。

【0222】この後、ファームウェアは、更新されたライトプロックのUWCデータの値をライト対象チップの最小UWCデータの値、および他の各チップの最小UWCデータの値と、順次比較する(ステップA84)。

【0223】ライト対象チップの最小UWCデータの値としては、ライト対象チップからリードしたMBIテープルブロック内のスワップオーダテーブルに保持されている最小UWCデータの値が利用される。これにより、RAM13上の書換回数管理テーブル134をUWCデータの小さい順にソーティングするといった処理を行うことなく、ライト対象チップの最小UWCデータの値を容易に知るができる。

【0224】また、他の各チップの最小UWCデータの値としては、RAM13上の書換回数管理テーブル134の値が利用される。この書換回数管理テーブル134の値を利用することにより、ライト対象チップ以外の他の全てのチップそれぞれからMBIテーブルブロックを順次リードする必要が無くなり、効率の良いスワッピング検討処理が実現される。

【0225】次いで、ステップA84の比較結果に基づき、ファームウェアは、ライトプロックの更新されたUWCデータとライト対象チップの最小UWCデータとの値の差が予め決められたしきい値(α)以上であるか否かを調べ(ステップA85)、その差がα以上であれば、ライト対象チップ内でのスワッピング操作を行う(ステップA86)。

) 【0226】このチップ内スワッピング操作において

は、ファームウェアは、まず、ライト対象チップから被 スワッピング対象のプロックをリードする。この場合、 被スワッピング対象のプロックは最小UWCの値を持つ プロックであり、このプロックの物理プロックアドレス は、ステップA82でリードしたMBIテーブルブロッ クに含まれているスワップオーダーテーブル上の被スワ ッピング優先度NO. 1プロック番号によって指定され る。したがって、ファームウェアは、UWCデータのソ ーティングを行うこと無く、被スワッピング対象のプロ ックを簡単に決定でき、またその被スワッピング対象の 10

【0227】次に、ファームウェアは、ライトプロック と被スワッピング対象プロック間でホストアドレスの入 れ替えを行う。この場合、RAM132上のアドレス変 換テーブル132とライト対象チップからリードしたM BIテーブルプロック双方ののアドレス変換情報が更新 される。

プロックの物理プロックアドレスを認識する事ができ

【0228】次に、ファームウェアは、ライト対象フラ ッシュEEPROMにおけるライトプロックと被スワッ ピング対象プロック間の記憶内容の入れ替えのために、 RAM13上に吸い上げた被スワッピングプロックの内 容をライト対象フラッシュEEPROMのライトプロッ クに書き込むためのライトアクセスと、フラッシュEE PROMの被スワッピングプロックにRAM13上の1 プロック分のライトデータを書き込むためのライトアク セスを行う。この後、ファームウェアは、ライト対象フ ラッシュEEPROMにおけるMB I テープルプロック の更新のために、ライト対象フラッシュEEPROMに おけるMBIテープルプロックにRAM13上の更新さ れたMBIテーブルプロックの内容を書き込むためのラ イトアクセスを行う。これら3回のライトアクセスは、 それぞれステップA81で説明した場合と同様の形態で 実行される。

【0229】次に、ステップA86においてライトプロ ックの更新されたUWCデータとライト対象チップの最 小UWCデータとの値の差がα未満であった場合の処理 について説明する。

【0230】この場合、ファームウェアは、ライトプロ ックの更新されたUWCデータと他のいずれかのチップ 40 の最小UWCデータとの値の差が予め決められたしきい 値  $(\alpha + \beta)$  以上であるか否かを調べ (ステップA8)7) 、その差が $\alpha + \beta$ 以上であれば、ライト対象チップ とその最小UWCデータの値を持つチップとの間でのス ワッピング操作を行う(ステップA88)。

【0231】このチップ間に亙るスワッピング操作にお いては、ファームウェアは、まず、被スワッピング対象 のプロックを持つチップからMBIテーブルプロックを RAM13上にリードし、そのMBIテープルプロック

44

ピング優先度NO. 1プロック番号を認識する。

【0232】次いで、ファームウェアは、被スワッピン グ優先度NO. 1プロック番号が示す物理プロックアド レスを用いて、その被スワッピング対象チップから被ス ワッピング対象プロックをリードする。

【0233】次に、ファームウェアは、ライトプロック と被スワッピング対象プロック間でホストアドレスの入 れ替えを行う。この場合、RAM132上のアドレス変 換テープル132と、ライト対象チップからリードした MBIテーブルブロックと、被スワッピング対象チップ からリードしたMBIテーブルブロックのそれぞれのア ドレス変換情報が更新される。

【0234】次に、ファームウェアは、ライト対象フラ ッシュEEPROMにおけるライトプロックと被スワッ ピング対象チップの被スワッピング対象プロック間の記 憶内容の入れ替えのために、RAM13上に吸い上げた 被スワッピングプロックの内容をライト対象フラッシュ EEPROMのライトプロックに書き込むためのライト アクセスと、被スワッピング対象フラッシュEEPRO Mの被スワッピングプロックにRAM13上の1プロッ ク分のライトデータを書き込むためのライトアクセスを 行う。この後、ファームウェアは、ライト対象フラッシ ュEEPROM被スワッピング対象フラッシュEEPR OMそれぞれのMB I テーブルプロックを更新するため に、ライト対象フラッシュEEPROMにおけるMBI テープルプロックにRAM13上の更新されたMBIテ ープルブロックの内容を書き込むためのライトアクセス と、被スワッピング対象フラッシュEEPROMにおけ るMBIテーブルプロックにRAM13上の更新された MBIテープルプロックの内容を書き込むためのライト アクセスとを行う。これら4回のライトアクセスは、そ れぞれステップA81で説明した場合と同様の形態で実 行される。

【0235】このように、スワッピング操作はチップ 内、又はチップ間で実行され、チップ間スワッピングの 場合はチップ内スワッピングの場合よりも、リードアク セス操作およびライトアクセス操作がそれぞれ1回ずつ 多く必要となる。

【0236】しかしながら、この実施例では、スワッピ ングを行うか否かを決定するためのしきい値  $(\alpha + B)$ は、チップ内のスワッピング操作を行う場合のしきい値 (a) よりも大きな値に設定されているので、チップ内 スワッピングに比べチップ間スワッピングの発生頻度を 抑制する事ができる。よって、チップ間スワッピング操 作の多発による性能低下を防止する事ができる。

【0237】ステップA85、およひA87で共に置き 換え回数の差が所定のしきい値よりも小さい場合には、 ファームウェアは、ステップA83で更新されたUWC データを含むMB I テーブルプロックをライト対象のフ に含まれているスワップオーダーテープル上の被スワッ 50 ラッシュEEPROMに書き込むためのライトアクセス を行い(ステップA89)、次いで、ライトプロックに 対するライトアクセス処理を実行する。これらライトア クセスは、それぞれステップA81で説明した場合と同 様の形態で実行される。

【0238】以上のように、LWCデータの桁上がりが発生しない場合にはスワッピング処理の検討がなされずに直ぐにライトアクセスが行われるので、桁上がりが発生した場合よりもデータ書込みに要する全体の時間を短縮する事ができる。

【0239】LWCデータの値はライトアクセスの度に 10 その初期値から+1ずつカウントアップされ、そして1 K回に達した時に桁上がりが発生する。このため、ディスク製造時や出荷時においてフラッシュEEPROM11-1~1~16に含まれる全てのブロックに書き込むLWCデータの初期値としては、同一の値ではなく、それぞれ異なる離散的な値を利用することが好ましい。この場合、連続ブロックに対するライトアクセスが継続的に発生したとしても桁上がりが発生する時期がブロック毎にずれるので、桁上りに起因するスワッピングの検討処理およびスワッピング処理が集中して発生するとい 20 う事態を防止する事ができる。

【0240】以上説明したように、この実施例においては、ECC演算回路21によってページ毎にECCデータが生成され、そのECCデータがECC演算の対象となったデータ列と同一のページに書き込まれる。このため、たとえフラッシュEEPROMの複数ページそれぞれの同一ピット位置に不良セルが発生しても、ECC演算の対象となるデータ列に含まれる不良セルは1つだけとなる。したがって、データ回復能力の高い複雑なECC演算式を利用することなく通常の簡単なECC演算に 30よってエラー検出および訂正を行うことが可能となり、記憶信頼性が高く、且つ高速アクセスが可能な半導体ディスク装置10が実現される。

【0241】また、各ブロックの先頭ページの冗長領域には、そのブロックに対応する書換回数情報としてLW Cデータが格納されており、ライト対象ブロックに対するデータ書込みの際に、そのLWCデータの値が更新される。その更新されたLWCデータは、先頭ページに書き込むべきライトデータに付加されてフラッシュEEP ROMのデータレジスタ112に転送される。このよう 40 に、各ブロック内でLWCデータが管理されているので、同一ブロックに対するライトアクセスだけで、データ書込みとLWCデータの更新を行う事ができ、結果的にライトアクセス性能の向上を図る事ができる。

#### [0242]

【発明の効果】以上説明したように、この発明によれば、フラッシュEEPROMの各ページの冗長領域を利用してECCや書換回数情報を管理することによって、十分な記憶データの信頼性およびフラッシュEEPROMの高寿命化を実現することが可能となる。

【図面の簡単な説明】

【図1】この発明の一実施例に係る半導体ディスク装置 の構成を示すプロック図。

46

【図2】図1の半導体ディスク装置において使用される NAND型フラッシュEEPROMの構造を示す図。

【図3】図1の半導体ディスク装置に設けられている I /Oレジスタ群を示す図。

【図4】図1の半導体ディスク装置におけるメモリマップの一例を示す図。

0 【図5】図1の半導体ディスク装置に設けられたフラッシュEEPROM内の複数プロックそれぞれの利用形態を示す図。

【図6】図5に示したプロックの中でユーザデータの格納に使用されるメモリプロックのデータ格納形式を示す
図

【図7】図5に示したブロックの中でメモリブロック管理情報の格納に使用されるMBIテーブルブロックのデータ格納形式を示す図。

【図8】図7のMBIテープルプロックに格納されるアドレス変換およびUWCテープルの内容を示す図。

【図9】図7のMB I テーブルブロックに格納されるス ワップオーダーテーブルの内容を示す図。

【図10】図5に示したプロックの中で図1の半導体ディスク装置のコンヒィグ情報の格納に使用されるコンヒィグプロックのデータ格納形式を示す図。

【図11】図1の半導体ディスク装置のRAM上に設けられるアドレス変換テープルの構成を示す図。

【図12】図11のアドレス変換テーブルを利用したホストアドレスからメモリアドレスへの変換処理の原理を 説明するための図。

【図13】図1の半導体ディスク装置に設けられたEC C演算回路の動作を説明するための図。

【図14】図1の半導体ディスク装置においてフラッシュEEPROMにデータを書き込む場合のファームウェアの処理とハードウェアの動作を説明するフローチャート。

【図15】図1の半導体ディスク装置に設けられたフラッシュEEPROMのプログラムサイクルを説明するタイミングチャート。

40 【図16】図1の半導体ディスク装置においてフラッシュEEPROMからデータを読み出す場合のファームウェアの処理とハードウェアの動作を説明するフローチャート。

【図17】図1の半導体ディスク装置に設けられたフラッシュEEPROMのシーケンシャルリードサイクルを説明するタイミングチャート。

【図18】図1の半導体ディスク装置においてフラッシュEEPROMに格納されたデータを消去する場合のファームウェアの処理とハードウェアの動作を説明するフ 50 ローチャート。

【図19】図1の半導体ディスク装置に設けられたフラッシュEEPROMのプロックイレーズサイクルを説明するタイミングチャート。

【図20】図1の半導体ディスク装置においてホストシステムからのライト要求を受信してからフラッシュEEPROMをライトアクセスするまでに実行されるファームウェアの処理を説明するフローチャート。

【図21】従来の半導体ディスク装置によるフラッシュ EEPROMに対するデータ格納形式を示す図。


#### 【符号の説明】

10…半導体ディスク装置、11-1~11-16…NAND型フラッシュEEPROM、12…コントローラ、13…RAM、14…マイクロプロセッサ、16…ROM、17…外部パスインタフェース、19…NANDパスインタフェース、21…ECC演算回路、131…データパッファ、132…アドレス変換テーブル、133…ヘッダテーブル、134…書換回数管理テーブル。

48


【図1】


【図4】




【図2】

【図7】







【図3】




[図8]



【図5】




【図6】




[図9]


【図11】




【図10】



【図12】




【図15】




【図13】

【図14】



【図17】


シーケンシャルリード動作




【図16】

, <sup>1</sup>D







【図19】



【図20】



【図21】



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.